国家自然科学基金(60466047)
- 作品数：7 被引量：24H指数：3
- 相关作者：杨银堂邓军柴常春程春来唐重林更多>>
- 相关机构：西安电子科技大学更多>>
- 发文基金：国家自然科学基金陕西省科学技术研究发展计划项目更多>>
- 相关领域：电子电信更多>>
- 基于SOC应用的运算放大器IP核设计被引量：3
- 2008年
- 基于SOC应用,采用TSMC0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核。该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效。用Hspice对整个电路进行仿真,在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%。
- 唐重林柴常春程春来
- 关键词：运算放大器轨到轨IP核
- 全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现被引量：9
- 2010年
- 该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。
- 邓军杨银堂
- 关键词：全数字接收机插值滤波器FARROW结构
- 基于Verilog-AMS的Σ-△调制器的建模与仿真
- 2008年
- 分析了作为Σ-△型A/D转换器主要部分的Σ-△调制器的结构原理的基础上,采用Verilog-AMS语言对其行为进行高层次建模。通过理论分析和Cadence Spectre仿真器对该行为模型进行了仿真验证,并与SPICE仿真结果对比证明该模型正确且易用于系统验证。
- 黄坚杰楼晓强柴常春
- 关键词：仿真
- 基于短循环程序特征的多模式低功耗编码算法被引量：2
- 2008年
- 提出了一种通过跳转地址与循环首地址的比较确定跳转时刻地址数据编码方式的低功耗编码算法。对于循环程序跳转,仍保持原传送地址;对于非循环的程序跳转,传送真实地址,并更新首地址寄存器。通过FFT算法程序对新算法、T0算法及T0-C算法进行了分析比较,结果表明新型算法更有效地降低了程序地址总线信号的翻转几率,从而降低动态功耗。实现了程序地址总线的编解码电路,并应用于16位定点DSPIP核设计,使程序地址总线功耗降低了76.4%。
- 刘毅王乃迪杨银堂
- 关键词：低功耗数字信号处理器编码技术总线
- 一种基于衬底驱动技术的超低压模拟混频器
- 2008年
- 讨论分析了混频器和衬底驱动MOSFET的工作原理。在此技术基础上设计一个低压模拟混频器。基于TSMC 0.25μm CMOS工艺BSIM3V3模型,采用Hspice对整个电路进行仿真。仿真结果表明,该混频器在1.2V的单电源电压下,可以实现对2.4 GHz正弦信号的混频,转换增益为-12.8dB。三阶输入截止点的值为23dB。
- 薛皓宝孙飞
- 关键词：超低压衬底驱动CMOS混频器
- 全数字接收机中一种低功耗插值滤波器结构及其VLSI实现被引量：4
- 2010年
- 插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于VLSI实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.
- 邓军杨银堂
- 关键词：全数字接收机VLSI插值滤波器FARROW结构
- 一种基于并行处理技术的插值滤波算法及其FPGA实现被引量：7
- 2010年
- 插值滤波器性能直接影响到全数字接收机的误码率,设计性能良好且易于硬件实现的插值滤波器是设计全数字接收机的关键.在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了并行处理技术来提高滤波器的速度,并对该算法结构进行了仿真,在FPGA上实现.分析结果表明,改进后的结构有更快的运行速度和更低的功耗.
- 邓军杨银堂
- 关键词：全数字接收机插值滤波器FARROW结构
