公共文化服务平台

DICE型D触发器三模冗余实现及辐照实验验证被引量：5: 2014年; 分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。; 张丹丹杨海钢李威黄志洪高丽江李天文; 关键词：触发器

用于开关DC-DC变换器的高精度片上电流检测电路被引量：1: 2014年; 设计了一种应用于开关DC-DC变换器的高精度片上电流检测电路。与传统方法相比,该电流检测方式采用无运算放大器的结构,去除了无运算放大器结构中的电流共享,从而提高了电流检测精度。将该电流检测电路应用于一款同步降压型DC-DC变换器,芯片采用0.35μm标准CMOS工艺。实验结果显示,电流检测精度在轻负载时可达98.7%,在大负载时高达99.7%。; 张春红杨海钢史传进; 关键词：DC-DC变换器开关模式电流检测

基于四值脉冲参数模型的单粒子瞬态传播机理与软错误率分析方法被引量：2: 2016年; 随着工艺尺寸的不断缩小,由单粒子瞬态(Single Event Transient,SET)效应引起的软错误已经成为影响宇航用深亚微米VLSI电路可靠性的主要威胁,而SET脉冲的产生和传播也成为电路软错误研究的热点问题。通过研究SET脉冲在逻辑链路中的传播发现:脉冲上升时间和下降时间的差异能够引起输出脉冲宽度的展宽或衰减;脉冲的宽度和幅度可决定其是否会被门的电气效应所屏蔽。该文提出一种四值脉冲参数模型可准确模拟SET脉冲形状,并采用结合查找表和经验公式的方法来模拟SET脉冲在电路中的传播过程。该文提出的四值脉冲参数模型可模拟SET脉冲在传播过程中的展宽和衰减效应,与单参数脉冲模型相比计算精度提高了2.4%。该文应用基于图的故障传播概率算法模拟SET脉冲传播过程中的逻辑屏蔽,可快速计算电路的软错误率。对ISCAS’89及ISCAS’85电路进行分析的实验结果表明:该方法与HSPICE仿真方法的平均偏差为4.12%,计算速度提升10000倍。该文方法可对大规模集成电路的软错误率进行快速分析。; 李悦蔡刚李天文杨海钢; 关键词：超大规模集成电路

一种考虑空间关联工艺偏差的统计静态时序分析方法被引量：1: 2015年; 为了准确评估工艺参数偏差对电路延时的影响,该文提出一种考虑空间关联工艺偏差的统计静态时序分析方法。该方法采用一种考虑非高斯分布工艺参数的二阶延时模型,通过引入临时变量,将2维非线性模型降阶为1维线性模型;再通过计算到达时间的紧密度概率、均值、二阶矩、方差及敏感度系数,完成了非线性非高斯延时表达式的求和、求极大值操作。经ISCAS89电路集测试表明,与蒙特卡洛仿真(MC)相比,该方法对应延时分布的均值、标准差、5%延时点及95%延时点的平均相对误差分别为0.81%,-0.72%,2.23%及-0.05%,而运行时间仅为蒙特卡洛仿真的0.21%,证明该方法具有较高的准确度和较快的运行速度。; 喻伟杨海钢刘洋黄娟蔡博睿陈锐; 关键词：集成电路

一种用于LTE的提前终止Turbo码算法仿真被引量：3: 2017年; Turbo编码是Long Time Evolution(LTE)定义的信道编码形式,可以获得逼近香香农理论极限的译码性能,目前广泛应用于第3代和第4代移动通信系统中。为了解决Turbo译码时延长和计算复杂度的问题,研究了一种可以应用于LTE系统中的基于循环冗余校验的改进Turbo译码算法,在Turbo译码器中增加循环冗余校验(Cyclic Redundancy Check,CRC)提前终止准则,在译码迭代结束时检验是否存在错误比特码,在无CRC校验错误时提前终止迭代译码,在不影响译码性能的同时降低译码复杂度。Matlab仿真结果表明,与固定迭代次数的Turbo码算法相比,译码延迟得到了显著改善。; 郝亚男杜克明冯昊轩; 关键词：TURBO LTE CRC

基于PathFinder和拆线-重布的FPGA时序布线算法被引量：5: 2014年; 为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder算法进行增量布线;在重布的过程中,通过为关键连接和其他连接采用差别化的关键度来专门优化关键连接的路径,从而减少整个关键路径的延时.实验结果表明,与VPR时序驱动布线算法相比,该算法能平均减少12.97%的关键路径延时,而运行时间仅增加了4.87%.; 刘洋杨海钢喻伟崔秀海黄娟; 关键词：FPGA

自动修复短时序违反路径的FPGA布线算法: 2014年; 为了解决寄存器保持时间不满足而引起的短路径问题,提出一种自动修复短时序违反路径的FPGA布线算法。在VPR时序布线算法整体布线布通之后,调用短路径时序分析来获取违反短时序约束的布线连接,然后通过修改代价函数,对每条违反短时序约束的连接进行增量布线,使每条连接的路径延时尽可能达到满足短时序约束所需的延时。实验结果表明,本算法与VPR时序驱动布线算法相比,能够平均修复94.7%的短时序违反路径,而运行时间仅增加了6.8%。; 刘洋杨海钢喻伟蔡刚徐维涛; 关键词：FPGA 布线代价函数

基于数组分块的FPGA高级综合编译优化算法被引量：2: 2013年; 针对FPGA高级综合中提高矩阵存储并行的问题,提出了一种基于数组分块的编译优化算法,用来优化以矩阵乘法为代表的矩阵应用。算法在LLVM编译器架构下对访存密集的数组进行分块,然后对迭代空间进行对应的合并,最后修改迭代空间与数据空间之间的数据访问。与AutoESL循环展开算法的实验对比表明,在分块数目最优的情况下,矩阵乘法电路的延时平均被降低46%,资源平均被降低39%。因而该基于数组分块的高级综合编译优化算法能有效降低电路延时和资源使用量。; 张茉莉杨海钢崔秀海李园强; 关键词：现场可编程门阵列

卫星移动通信系统中Turbo均衡性能研究: 2017年; 针对我国天通卫星移动通信系统的传输特点,提出利用Turbo均衡以达到消除衰落信道下码间干扰的目的,针对Turbo均衡Log-MAP算法对信噪比的估计值具有敏感性,提出一种新的信噪比估计方法。根据天通系统特点,利用线性调频(Chirp)信号估计出信噪比值,从而为Turbo均衡器提供准确的信噪比参数,保证均衡器良好的性能。仿真结果表明:利用Chirp信号估计的信噪比误差能保证在0.2 d B范围内,系统在3 d B时误码率可以达到10-3。; 陈金伦郝学坤王力男; 关键词：卫星移动通信莱斯信道 TURBO均衡信噪比估计

考虑多输入跳变的STA伪关键路径识别算法: 2015年; 通过在当前静态时序分析(STA)中引入多输入跳变(MIT)参数库和布尔可满足方法,提出了一种考虑多输入跳变的静态时序分析伪关键路径识别算法。实验结果表明,与传统的静态时序分析算法相比,该算法能识别50%的伪关键路径,并且真实关键路径延时平均减少14.67%,提高了真实关键路径延时边界预估的精确性。; 喻伟杨海钢邓军刘洋陈锐; 关键词：静态时序分析

渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心　互联网出版许可证　新出网证(渝)字10号

国家科技重大专项(2013ZX03006004)

文献类型

领域

主题

机构

作者

传媒

年份

用户反馈

国家科技重大专项(2013ZX03006004)

文献类型

领域

主题

机构

作者

传媒

年份

用户登录

用户反馈