北京市科委基金(D0304004040)
- 作品数：1 被引量：1H指数：1
- 相关作者：彭蓓林平分万培元李浩黄冠中更多>>
- 相关机构：中国科学技术大学北京工业大学更多>>
- 发文基金：北京市科委基金更多>>
- 相关领域：电子电信更多>>
- 一款结合数字校正技术的流水线ADC设计被引量：1
- 2011年
- 基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。
- 彭蓓万培元李浩黄冠中林平分
- 关键词：CMOS流水线模数转换器
