您的位置: 专家智库 > >

江苏省高技术研究计划项目(BG2005022)

作品数:11 被引量:34H指数:3
相关作者:景为平孙海燕孙玲徐晨丁俊民更多>>
相关机构:南通大学东南大学华东师范大学更多>>
发文基金:江苏省高技术研究计划项目南通大学自然科学基金国家自然科学基金更多>>
相关领域:电子电信电气工程自动化与计算机技术更多>>

文献类型

  • 11篇中文期刊文章

领域

  • 9篇电子电信
  • 2篇电气工程
  • 1篇自动化与计算...

主题

  • 4篇电路
  • 3篇集成电路
  • 3篇封装
  • 2篇电子技术
  • 2篇信号
  • 2篇CMOS工艺
  • 1篇单片
  • 1篇单片集成
  • 1篇低功耗
  • 1篇低噪
  • 1篇低噪声
  • 1篇低噪声放大器
  • 1篇电感
  • 1篇电感设计
  • 1篇电路封装
  • 1篇电路原理
  • 1篇电路原理图
  • 1篇多芯片
  • 1篇多芯片组件
  • 1篇多芯片组件技...

机构

  • 11篇南通大学
  • 5篇东南大学
  • 2篇华东师范大学
  • 1篇上海大学

作者

  • 7篇景为平
  • 4篇孙玲
  • 4篇孙海燕
  • 2篇徐晨
  • 2篇丁俊民
  • 1篇包志华
  • 1篇陶永刚
  • 1篇吉小冬
  • 1篇许永生
  • 1篇陈海进
  • 1篇王志功
  • 1篇赖宗声
  • 1篇徐婷婷
  • 1篇高建军
  • 1篇黄昶
  • 1篇刘皓
  • 1篇袁志勇
  • 1篇李勇
  • 1篇金玮
  • 1篇洪亮

传媒

  • 3篇电子器件
  • 3篇电子元件与材...
  • 1篇Journa...
  • 1篇微电子学与计...
  • 1篇中国集成电路
  • 1篇南通大学学报...
  • 1篇中国电子科学...

年份

  • 3篇2007
  • 7篇2006
  • 1篇2005
11 条 记 录,以下是 1-10
排序方式:
基于QFP技术的高频集成电路封装设计被引量:3
2006年
通过对标准QFP引线框架的改造,实现了一种高频集成电路芯片的封装设计。介绍了利用电磁场仿真软件进行封装的3D建模,并提取封装结构的模型参数,进行信号完整性分析的方法。实例验证表明,此方法以较低的封装成本,较好地减少了长键合线及框架引脚对高频信号的影响,在现有的封装技术基础上提供了实现高频/高速集成电路封装的新思路。
孙海燕景为平孙玲
关键词:半导体技术集成电路封装QFP信号完整性
AutoTHERM在MCM热设计中的应用被引量:1
2007年
针对一个基于硅基板的MCM电路建立了两种不同芯片布局的有限元热分析模型。利用热场分析理论并采用AutoTHERM软件,对两种布局条件下的温度场分布进行了仿真与分析。结果表明:不同的芯片布局导致温度场分布不同,两种方案的最高温度之差为6℃;将功率器件直接置于框架角落,而其余器件分布在硅基板上,可有效地减弱热耦合现象并使最高温度显著降低。该MCM在25℃下工作1h,温升小于10℃,满足使用要求。
孙海燕景为平孙玲
关键词:电子技术热分析有限元
基于0.6 μm CMOS工艺的单片集成有源电感设计被引量:3
2006年
采用0.6μmCMOS工艺实现了一种CMOS工艺单片集成有源电感的设计,其电路原理图由2个N型场效应晶体管和2个P型场效应晶体管构成,电感值可受直流偏置控制,占用面积小。仿真结果表明,该有源电感电路的工作频率范围为1MHz-1GHz,600MHz频率处电感的Q值达到26,等效电感值为400nH。
吉小冬孙玲包志华
关键词:有源电感单片集成CMOS工艺电路原理图直流偏置
一种新型高速低功耗BiC MOS分频器
2006年
本文设计了一种基于BiCMOS技术的分频器,结合了双极(Bipolar)和CMOS技术的优点。作为分频器的基本单元,锁存器的工作速度直接影响了分频器的性能。通过分离跟踪差分对与交叉耦合对,并减小后者的偏置电流可以提高锁存器的工作速度。同时,合并两个锁存器的跟踪差分对可以减小分频器的功耗。采用0.8μm BiCMOS模型在CadenceSPECTRE中仿真,可以得到这种新型高速低功耗分频器的工作频率上限可以达到2.4 GHz,功耗为-1.61 dBm。
李勇许永生赖宗声金玮陶永刚洪亮景为平
关键词:BICMOS
光接收机前端等效输入噪声电流谱密度与噪声系数间的关系(英文)
2006年
根据光接收机前端等效电路模型,建立了噪声系数与等效输入噪声电流谱密度的关系.提出通过测量光接收机前端电路噪声系数间接获得等效输入噪声电流谱密度的方法.155 Mb/s高阻结构光接收机前置放大器的电路仿真与计算验证了推导公式的正确性.最后给出在芯片测试实例.
孙玲王志功景为平高建军
关键词:光接收机噪声系数
AES密码算法的结构优化与实现被引量:15
2007年
对AES密码算法的结构进行了优化,并应用0.6μmCMOS工艺实现了AES加密/解密芯片。使用Ver-ilogHDL进行算法建模,采用自动综合技术完成版图设计。芯片支持加密/解密模式及所有3种密钥长度。已完成流片,测试的最高时钟频率为20MHz,128位、192位和256位密钥时的数据吞吐率分别可达49.2Mbps、41.3Mbps和35.6Mbps。
景为平徐晨陈海进
关键词:AES算法ASIC设计CMOS工艺
基于SOPC的MPEG4视频解码器的设计方案
2006年
随着图像采集、显示分辨率、高级压缩以及视频智能技术的进展,视频应用的处理带宽也在不断增加。多变的标准和分辨率要求也使得设计人员无法采用现有的技术。因此,FPGA模块化、可编程及高带宽的优势在视频及图像处理领域越来越明显。本文介绍了一种新的基于FPGA的MPEG4视频解码系统的解决方案———SOPC。整个设计集中在一片芯片内,具有较高性能及灵活性。
徐婷婷黄昶丁俊民
关键词:SOPCMPEG4FPGA视频解码协处理
多芯片组件技术应用实例被引量:3
2005年
给出了一个基于硅基板的6芯片MCM设计实例。设计中对散热、耐压及抗干扰等进行了优化,使用Zeni EDA工具进行MCM布局、硅基板的版图设计。该MCM经上海市集成电路设计研究中心测试,温升小于10℃、耐压达到70 V。
徐晨孙海燕王强
关键词:电子技术硅基板封装技术
多芯片基板高频信号传输特性分析
2006年
基于陶瓷板材,完成了一种多芯片基板的设计,讨论了基板上高频信号线的传输线效应、互连延迟引起的时序问题以及串扰等信号完整性问题.根据二端口等效电路理论,提出了建立基板高频互连线Spice模型的方法,为芯片-封装协同设计提供了依据.
丁俊民周燕孙海燕
关键词:互连线先进封装
一种频率可调CMOS环形振荡器的分析与设计被引量:7
2006年
给出了一个采用0.6μm CMOS工艺设计的改进结构环形振荡器,电路由RC充放电回路、施密特单元以及反相延时单元组成,结构简单,工作频率受集成电路工艺参数影响小。该电路带有使能控制端,并且通过调节少量的外部元件可以改变电路的振荡频率,适用作各类中/低频数字集成电路中的时钟产生电路。分析了改进结构环形振荡器的工作原理,给出了Hspice软件环境下电路仿真方法。电路流片封装后的实际测试结果表明,用该结构的环形振荡器作为时钟产生电路,工作稳定,满足了系统工作要求。
刘皓景为平
关键词:CMOS集成电路环形振荡器时钟产生电路施密特触发器
共2页<12>
聚类工具0