您的位置: 专家智库 > >

国家教育部博士点基金(20110203110012)

作品数:4 被引量:4H指数:1
相关作者:刘红侠范小娇辛艳辉卓青青朱嘉更多>>
相关机构:西安电子科技大学更多>>
发文基金:国家教育部博士点基金国家自然科学基金国家重点基础研究发展计划更多>>
相关领域:电子电信电气工程更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 3篇电子电信
  • 1篇电气工程

主题

  • 2篇短沟道
  • 2篇短沟道效应
  • 2篇应变SI
  • 2篇解析模型
  • 2篇沟道
  • 2篇沟道效应
  • 1篇氧化物半导体
  • 1篇异质栅
  • 1篇全耗尽
  • 1篇阈值电压
  • 1篇阈值电压解析...
  • 1篇金属氧化物半...
  • 1篇金属氧化物半...
  • 1篇静电放电
  • 1篇绝缘硅
  • 1篇检测电路
  • 1篇二维解析模型
  • 1篇半导体
  • 1篇PT
  • 1篇RRAM

机构

  • 3篇西安电子科技...

作者

  • 3篇刘红侠
  • 2篇卓青青
  • 2篇辛艳辉
  • 2篇范小娇
  • 1篇杨兆年
  • 1篇费晨曦
  • 1篇朱嘉

传媒

  • 2篇物理学报
  • 1篇西安电子科技...
  • 1篇Chines...

年份

  • 1篇2015
  • 1篇2014
  • 2篇2013
4 条 记 录,以下是 1-4
排序方式:
90nm CMOS工艺下电压触发的ESD检测电路被引量:2
2015年
提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.
杨兆年刘红侠朱嘉费晨曦
关键词:检测电路静电放电
非对称Halo异质栅应变Si SOI MOSFET的二维解析模型
2013年
为了进一步提高深亚微米SOI(Silicon-On-Insulator)MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)的电流驱动能力,抑制短沟道效应和漏致势垒降低效应,提出了非对称Halo异质栅应变Si SOI MOSFET.在沟道源端一侧引入高掺杂Halo结构,栅极由不同功函数的两种材料组成.考虑新器件结构特点和应变的影响,修正了平带电压和内建电势.为新结构器件建立了全耗尽条件下的表面势和阈值电压二维解析模型.模型详细分析了应变对表面势、表面场强、阈值电压的影响,考虑了金属栅长度及功函数差变化的影响.研究结果表明,提出的新器件结构能进一步提高电流驱动能力,抑制短沟道效应和抑制漏致势垒降低效应,为新器件物理参数设计提供了重要参考.
辛艳辉刘红侠范小娇卓青青
关键词:异质栅应变SI短沟道效应
Resistive switching characteristics of Ti/ZrO_2/Pt RRAM device被引量:1
2014年
In this paper, the bipolar resistive switching characteristic is reported in Ti/ZrO2/Pt resistive switching memory de- vices. The dominant mechanism of resistive switching is the formation and rupture of the conductive filament composed of oxygen vacancies. The conduction mechanisms for low and high resistance states are dominated by the ohmic conduc- tion and the trap-controlled space charge limited current (SCLC) mechanism, respectively. The effect of a set compliance current on the switching parameters is also studied: the low resistance and reset current are linearly dependent on the set compliance current in the log-log scale coordinate; and the set and reset voltage increase slightly with the increase of the set compliance current. A series circuit model is proposed to explain the effect of the set compliance current on the resistive switching behaviors.
雷晓艺刘红侠高海霞杨哈妮王国明龙世兵马晓华刘明
单Halo全耗尽应变Si绝缘硅金属氧化物半导体场效应管的阈值电压解析模型被引量:1
2013年
为了改善金属氧化物半导体场效应管(MOSFET)的短沟道效应(SCE)、漏致势垒降低(DIBL)效应,提高电流的驱动能力,提出了单Halo全耗尽应变硅绝缘体(SOI)MOSFET结构,该结构结合了应变Si,峰值掺杂Halo结构,SOI三者的优点.通过求解二维泊松方程,建立了全耗尽器件表面势和阈值电压的解析模型.模型中分析了弛豫层中的Ge组分对表面势、表面场强和阈值电压的影响,不同漏电压对表面势的影响,Halo掺杂对阈值电压和DIBL的影响.结果表明,该新结构能够抑制SCE和DIBL效应,提高载流子的输运效率.
辛艳辉刘红侠范小娇卓青青
关键词:应变SI阈值电压短沟道效应
共1页<1>
聚类工具0