您的位置： 专家智库 > >

贵州省科学技术基金(J[2011]2211)

作品数：2 被引量：0H指数：0
相关作者：徐桂娟郜明王义游子毅更多>>
相关机构：贵州师范大学贵州大学更多>>
发文基金：贵州省科学技术基金贵州省优秀科技教育人才省长资金项目更多>>
相关领域：电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 2篇低功耗
  • 2篇低功耗测试
  • 2篇功耗
  • 2篇功耗测试
  • 1篇电路
  • 1篇电路测试
  • 1篇矢量
  • 1篇集成电路
  • 1篇集成电路测试
  • 1篇测试生成器

机构

  • 1篇贵州大学
  • 1篇贵州师范大学

作者

  • 1篇游子毅
  • 1篇王义
  • 1篇郜明
  • 1篇徐桂娟

传媒

  • 1篇中北大学学报...
  • 1篇电子设计工程

年份

  • 1篇2012
  • 1篇2011
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
集成电路低功耗测试生成器的研究
2011年
分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率,提高相邻测试向量之间的相关性,研究了随机单输入跳变测试向量生成器和基于可配置二维线性反馈移位寄存器测试向量生成器的实现方案.给出了内建自测试环境下的电路测试结构图,可以在不损失故障覆盖率的前提下,降低被测电路的开关翻转活动率,实现测试期间的低功耗,适合于CMOS集成电路的内建自测试.
王义游子毅
关键词：集成电路测试低功耗测试
低功耗测试矢量生成技术的研究
2012年
在集成电路内建自测试的过程中,电路的测试功耗通常显著高于正常模式产生的功耗,因此低功耗内建自测试技术已成为当前的一个研究热点。为了减少被测电路内部节点的开关翻转活动率,研究了一种随机单输入跳变(Random Single Input Change,RSIC)测试向量生成器的设计方案,利用VHDL语言描述了内建自测试结构中的测试向量生成模块,进行了计算机模拟仿真并用FPGA(EP1C6Q240C8)加以硬件实现。实验结果证实了这种内建自测试原理电路的正确性和有效性。
徐桂娟郜明
关键词：低功耗测试
全选 清除 导出
共1页<1>
聚类工具0