您的位置: 专家智库 > >

国家高技术研究发展计划(2006AA01Z192)

作品数:5 被引量:44H指数:2
相关作者:郑南宁葛晨阳王东何永健祝继华更多>>
相关机构:西安交通大学加利福尼亚大学更多>>
发文基金:国家高技术研究发展计划国家重点基础研究发展计划国家自然科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 3篇自动化与计算...
  • 2篇电子电信

主题

  • 2篇数字视频
  • 2篇可编程逻辑
  • 1篇等高线
  • 1篇地图创建
  • 1篇递归
  • 1篇递归算法
  • 1篇电视
  • 1篇阵列
  • 1篇视频
  • 1篇视频处理
  • 1篇数字视频处理
  • 1篇同时定位与地...
  • 1篇图像
  • 1篇图像特征
  • 1篇平板电视
  • 1篇未知环境
  • 1篇现场可编程
  • 1篇现场可编程逻...
  • 1篇芯片
  • 1篇粒子滤波

机构

  • 5篇西安交通大学
  • 1篇加利福尼亚大...

作者

  • 4篇郑南宁
  • 2篇葛晨阳
  • 2篇王东
  • 1篇任鹏举
  • 1篇袁泽剑
  • 1篇薛建儒
  • 1篇戴芳
  • 1篇孙宏滨
  • 1篇张斌
  • 1篇祝继华
  • 1篇张超
  • 1篇何永健
  • 1篇冯耀

传媒

  • 3篇西安交通大学...
  • 1篇自动化学报
  • 1篇微电子学与计...

年份

  • 3篇2009
  • 2篇2008
5 条 记 录,以下是 1-5
排序方式:
基于ICP算法和粒子滤波的未知环境地图创建被引量:34
2009年
为了实现移动机器人仅依靠激光测距仪和里程计实时地创建精确的栅格地图,本文提出了一种结合最近点迭代(Iterative closest point,ICP)算法和Rao-Blackwellized粒子滤波的同时定位与地图创建方法,该方法利用ICP算法对相邻两次激光扫描数据进行配准,并将配准结果代替误差较大的里程计读数,以改善基于里程计读数的建议分布函数;同时通过采用改进的抽样策略,提高了粒子滤波过程中的抽样效率,降低创建地图所需的粒子数,仿真结果表明了该方法的有效性。
祝继华郑南宁袁泽剑何永健
关键词:同时定位与地图创建粒子滤波
一种可重构的数字视频处理SoC芯片验证平台被引量:5
2009年
为降低平板电视数字视频处理芯片开发的成本和周期、适应平板显示器件技术的快速更新,提出了一种基于FPGA的可重构的数字视频处理SoC芯片验证平台,并详细介绍了该验证平台主子板分离设计的思想和结构组成.基于该平台的数字视频处理芯片DTV100验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片开发周期、降低了成本.该平台已成功地应用在数字视频处理系列芯片开发的设计流程中.
葛晨阳王东孙宏滨张超张斌
关键词:数字视频SOC可编程逻辑门阵列可重构
基于等高线的图像特征表达被引量:2
2008年
结合多尺度图像分解技术和等高线理论提出了一种图像特征表达方法.该方法的独特之处在于将经验模态分解技术应用于图像的梯度模,而不是直接应用于图像本身.对梯度模图像进行经验模态分解,获得表示图像不同尺度下变化信息的固有模态函数,取携带丰富图像特征的前两个固有模态函数进行叠加,对叠加后的固有模态函数求取等高线,以实现对图像特征的提取和表达.实验结果表明,这种图像特征表达方法,不仅可以捕获图像中不同灰度变化属性信息,而且可以获得图像的几何结构,对图像的弱特征信息也有较好的表示能力.
戴芳郑南宁薛建儒
关键词:经验模态分解等高线图像特征
平板电视数字视频后处理芯片的设计与实现被引量:2
2008年
针对我国平板显示器件数字视频处理技术及芯片开发的需求,提出一种新结构的数字视频后处理芯片DTV100的设计方案及其关键技术指标.采用高效的SDRAM控制器实时地完成三维视频降噪、去隔行、帧频提升和运动补偿消锯齿、电影模式处理.提出了一种基于运动边缘检测的三维自适应降噪算法和基于双线性插值的视频缩放算法的硬件实现方法,该方法具有结构简单、硬件资源开支少、性能稳定的特点.依照规范的芯片设计流程,采用0.25μm CMOS工艺实现数字视频处理专用集成电路.与同类芯片的比较实验表明,该芯片性价比高.不同降噪因子的三维降噪功能测试表明,该芯片功能正常,达到了预期的技术指标.
葛晨阳郑南宁任鹏举冯耀
关键词:数字视频
Radix-8复数除法器的设计与实现被引量:1
2009年
设计了一种高性能、低功耗的Radix-8时序复数除法器.该复数除法器采用了逐位递归算法和操作数预变换技术,并在传统结构的基础上,选用冗余形式保留预校正变量,节省了超长进位加法器的使用,缩短了关键路径的延时.设计还通过实部和虚部商位的合并以及基于6输入查找表结构的硬件优化,提高了乘加逻辑单元的资源利用率.Stratix-II型现场可编程逻辑器件仿真验证表明,与使用超长进位加法器的传统结构相比,所设计的复数除法器的速度提高了44%,硬件资源减少了31%.
王东郑南宁Milos D.ERCEGOVAC
关键词:现场可编程逻辑器件
共1页<1>
聚类工具0