国家高技术研究发展计划(2003AA1Z1410)
- 作品数：6 被引量：10H指数：2
- 相关作者：庄奕琪王江安李迪靳钊周清军更多>>
- 相关机构：西安电子科技大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术理学更多>>
- 用于PDP扫描驱动的双高压p-LDMOS及其兼容工艺(英文)
- 2008年
- 报道了基于硅外延BCD工艺的高栅源、高漏源电压的功率pMOS的设计.采用1μm厚的场氧化层作为栅氧介质及RESURF原理优化的漏极漂移区,器件面积为80μm×80μm,工艺上简化为18次光刻,兼容标准CMOS、双极管和高压VDMOS.测试管耐压超过200V,集成于64路170VPDP扫描驱动芯片,通过了上机测试.
- 李小明庄奕琪张丽辛维平
- 关键词：PDPBCD工艺
- 利用改进卡尔曼滤波算法抑制GPS接收机相位噪声被引量：3
- 2010年
- 相位噪声是影响GPS接收机跟踪灵性能的主要因素之一。本文针对并行多通道GPS接收机,提出了一种相位噪声的抑制方法。由于多个通道的相位误差中均含有相位噪声,而其他噪声相互独立,因此可以通过改进卡尔曼滤波算法得到相位噪声的时域估计。通过相位补偿,有效地减小了每个通道的相位噪声,提高了接收机的抗干扰能力和跟踪灵敏度。最后本文给出了应用该算法的具体步骤,并通过仿真证明了该方法的有效性。
- 王江安庄奕琪周清军李迪
- 关键词：GPS相位噪声相位估计
- 遗传算法最优拟合抑制GPS多径研究被引量：3
- 2009年
- 在多径时延较短的情况下,传统全球定位系统抑制多径算法无法对短时延多径信号进行有效的抑制,从而导致无法提高全球定位系统的定位精度.提出了一种基于遗传算法的多径逼近方法,将多径信号估计转换为最优拟合问题,采用遗传算法进行优化逼近,避免了逼近模型陷入局部最小值.得出了实际信号中直达信号和多径信号各自的表达式,相当于消除多径干扰,在短时延多径情况下提高了伪距测量精度.给出了遗传算法估计多径的具体步骤.仿真结果表明,这种方法可以将全球定位系统接收机的伪距测量精度提高一倍左右.
- 王江安庄奕琪李迪靳钊
- 关键词：全球定位系统多径传播遗传算法
- 遗传算法抑制BOC(1,1)信号多径研究被引量：1
- 2010年
- 针对传统方法无法有效抑制伽利略(Galileo)BOC(1,1)信号短时延多径的现状,将多径抑制问题转换为最优拟合问题,提出了一种有效估计短时延多径的方法。利用遗传算法不需要函数可导,且不易陷入局部最小值的特点,将其应用于最优拟合BOC(1,1)短时延多径信号的计算上,有效地减小了每个通道的伪距测量误差,提高接收机定位精度。给出应用该算法的具体步骤,仿真结果表明该方法可以更加有效地抑制短时延多径。
- 王江安庄奕琪周清军
- 关键词：伽利略遗传算法多径传播
- 嵌入式SRAM的低功耗优化及测试被引量：1
- 2010年
- 为了降低SRAM的功耗,提出了一种优化的SRAM。对改变较快的输入端引入操作数隔离技术,对比较电路的多位数据进行总线数据分割;给较大的时钟网络增加门控时钟,引入多种电源控制模式并增加隔离逻辑;将SRAM64K×32分解为8个SRAM8K×32子块,由八选一逻辑通过各子块的片选信号相连,使得同时只有一个子块处于读写状态。将优化的SRAM64K×32应用到SOC中,并通过增加旁路逻辑来测试各部分功耗。该SOC经90nmCMOS工艺成功流片。测试结果表明,优化的SRAM64K×32功耗降低了29.569%,面积仅增加了0.836%。
- 王江安庄奕琪靳钊李迪
- 关键词：低功耗
- 用于PDP扫描驱动芯片的低成本VDMOS及其兼容工艺(英文)被引量：2
- 2007年
- 给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model-42v6的PDP上联机验证.
- 李小明庄奕琪张丽辛维平
- 关键词：PDPVDMOSBCD工艺
