您的位置: 专家智库 > >

国家高技术研究发展计划(2002AAIZ1460)

作品数:6 被引量:7H指数:2
相关作者:唐璞山蔡懿慈洪先龙周强张忠林更多>>
相关机构:复旦大学清华大学更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇中文期刊文章

领域

  • 3篇电子电信
  • 3篇自动化与计算...

主题

  • 2篇布线
  • 1篇等价
  • 1篇电路
  • 1篇引线
  • 1篇拥挤
  • 1篇拥挤度
  • 1篇预处理
  • 1篇退火算法
  • 1篇总体布线
  • 1篇组合电路
  • 1篇模拟退火
  • 1篇模拟退火算法
  • 1篇计算方法
  • 1篇OPTIMI...
  • 1篇TIMING
  • 1篇VLSI
  • 1篇MODELS
  • 1篇布线算法
  • 1篇BUFFER...
  • 1篇INTERC...

机构

  • 3篇复旦大学
  • 3篇清华大学

作者

  • 3篇周强
  • 3篇洪先龙
  • 3篇蔡懿慈
  • 3篇唐璞山
  • 2篇张忠林
  • 1篇丁敏
  • 1篇杨柳
  • 1篇周毅
  • 1篇张轶谦
  • 1篇李亮

传媒

  • 3篇计算机辅助设...
  • 1篇Journa...
  • 1篇计算机工程
  • 1篇微电子学

年份

  • 3篇2006
  • 3篇2004
6 条 记 录,以下是 1-6
排序方式:
一个基于可满足性算法的时序深度计算方法
2006年
有界模型校验(Bounded Model Checking)由于验证的不完备性而经常受到验证人员的指责。为了解决这个问题,计算时序深度的算法被提出。该文算法基于可满足性算法引擎,与其它基于可满足性算法引擎的算法不同,为了减少可满足性算法引擎的负担,采用了状态空间显式存储的方法。ISCAS’89的实例很好证明了该算法的有效性。
张忠林唐璞山
拥挤度驱动的总体布线层分配算法被引量:1
2004年
针对多层布线问题 ,提出以拥挤度为驱动目标 ,完成布线资源的合理分配 ,同时达到布线层资源占用少和通孔数少等优化目标的层分配算法 首先采用启发式方法获得初始分配方案 ,然后通过模拟退火技术优化分配结果 ,最后采用试探策略优化层资源占用 工业实验数据表明 ,该算法能够实现线网层合理分配 。
周强周毅蔡懿慈洪先龙
关键词:布线拥挤度模拟退火算法
改进的时间帧展开的时序电路等价验证算法被引量:4
2006年
提出一种改进的基于时间帧展开的时序电路等价验证算法,其来源于模型检查中的基于数学归纳的验证算法,在使用并简化了SAT问题中不可满足子集提取过程后,将基本条件检查和归纳检查合并处理.为了能在时间帧展开过程中减少状态搜索空间,利用结构不动点技术并提出了准动态唯一状态约束等改进的方法.实验表明,随着时间帧的不断展开,文中算法运行时间的增长速度明显慢于基于数学归纳法的验证算法,其适合验证经过时序优化后的电路.
丁敏唐璞山
带有引线端预处理的区域布线算法被引量:2
2006年
提出一种带有引线端优化处理的多层区域布线算法,能处理端点障碍在区域内任意分布的大量布线问题.首先将多端线网划分为二端子线网,并在此基础上根据二端子线网之间的相对位置关系进行分类;然后对每个类型的二端子线网,采用双向迷宫和朝向目标的深度优先搜索策略依次布线;最后通过拆线-重布策略来解决布线冲突.在进行布线搜索之前,对引线端映射到网格点上这一过程引入了一种有效的优化预处理机制,采用二分图中多目标约束寻找最佳匹配的思想和策略来解决引线端优化映射问题.测试并比较了有/无这种优化处理的2种情况,实验结果表明,该算法有效地改善了网格映射的精度和准确性,可缩短线长和提高布通率.
杨柳洪先龙蔡懿慈周强
一种新颖的基于层划分的等价验证方法
2004年
 提出了一种基于SAT问题的组合电路等价验证算法,该算法特别适用于验证有着一定相似部分的两个电路。其主要创新之处为:1)基于层划分的配对点生成方法;2)基于阈值控制的回溯过程。ISCAS'85的实例很好地证明了该算法的有效性。
李亮唐璞山张忠林
关键词:组合电路
Timing Optimization by Inserting Minimum Buffers with Accurate Delay Models
2004年
An algorithm of minimizing the number of buffers under certain delay constraint with accurate delay models is presented.Given a two-terminal net,the algorithm can minimize the total number of buffers inserted to meet the delay constraint.A high order delay model is applied to estimate interconnect delay and a nonlinear delay model based on look-up table is for buffer delay estimation.The experimental results show that the algorithm can efficiently achieve the trade-offs between number of buffers and delay,and avoid needless power and area cost.The running time is satisfactory.
张轶谦洪先龙周强蔡懿慈
关键词:VLSI
共1页<1>
聚类工具0