国家高技术研究发展计划(2002AA1Z1460)
- 作品数：35 被引量：47H指数：4
- 相关作者：洪先龙蔡懿慈经彤周强严晓浪更多>>
- 相关机构：清华大学浙江大学香港中文大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- VLSI布图中基于XML中间数据源的数据表示
- 2004年
- 集成电路设计工艺进入超深亚微米后,互连线效应影响增大,使得布图过程复杂性增加。这对能够支持多层次、多迭代、结构化设计过程的EDA设计系统数据的模型与管理产生了迫切需求。文章设计了基于XML可扩展的中间数据源表示方法及其支撑构架,并实现了版本控制和增量数据的表示与集成,大大降低了异构数据源互访的复杂度。
- 蔡琪周强经彤洪先龙
- 关键词：布图增量数据
- 考虑门逻辑功能的最长路径搜索算法被引量：1
- 2004年
- 在静态时序分析中,寻找最长时延路径以及最坏情况下时延是最重要的任务。考虑门的逻辑功能,提出了一种精度更高的最长路径搜索算法。由于门的时延大小不仅取决于输入信号的过渡(transition)时间和负载电容大小,还取决于输出信号的状态(上升或下降)以及其它管脚状态(高电平或低电平),因此,该算法极大地提高了静态时序分析的精度。文章还给出了区段搜索算法,可以找出时延在给定范围内的所有路径。这两个搜索算法对每条边至多遍历一次,时间复杂度依然为线性。
- 燕昭然杨华中罗嵘汪蕙
- 关键词：静态时序分析
- 超深亚微米下快速电源网格节点电压求解器被引量：1
- 2004年
- 提出了利用预处理器来提供强大的压缩节点功能 ,大大提高了电源网格节点电压求解器的求解能力和求解速度 .实验证明 ,该求解器能处理大规模电路设计 ,速度快 。
- 杨垠丹严晓浪史峥葛海通
- 关键词：超深亚微米VLSI
- VLSI总体布线算法研究与实现
- 2003年
- 总体布线是布图设计中一个极为重要的设计环节。本文提出了基于可分离最小生成树(SMST)的优化L形直角斯坦(Steiner)树(L_RST)和优化Z_RST的算法。该算法实现上绕开计算重合度问题,以新的角度计算代价。利用基于tile的结构,实现了伪管脚(pseudo pin)的分配,适用于现代多层布线需求。最后文章研究了同时考虑串扰和时延的综合性能驱动的总体布线算法改进。
- 杨垠丹葛海通严晓浪
- 关键词：总体布线
- 具有交替型相移掩模技术的CAD系统被引量：1
- 2003年
- 随着超大规模集成电路制造进入深亚微米时代,版图上相邻特征区域的光刻质量受光学临近效应的影响越来越大。交替型相移掩模技术通过将相邻区域的相位进行180°反转,使干涉效应互相抵消,从而被认为是提高光刻分辨率最实用的技术之一。我们以当今的最新研究成果为基础,开发了一个用于暗域交替型相移掩模设计技术的CAD原型系统。为应对随版图尺寸呈指数增加的相位冲突,还提出了一个自适应粒度的划分方法,以减少计算时间。该算法和原型系统的有效性在多个不同尺寸的实际版图上得到了成功的验证。
- 王迪刘涛吴为民洪先龙
- 关键词：相移掩模计算机辅助设计
- 基于切割法的时序电路等价验证被引量：1
- 2006年
- 在Van Eijk时序电路等价验证算法中引入切割法,提出一种改进算法.由切割法引发的错反问题同时得到解决,合理的切割可以使时序电路等价验证只需较少时间.改进算法用SAT解答器作为计算引擎.实验结果表明,改进算法的运行速度约为原先算法的2倍.
- 黄伟唐璞山
- 关键词：半导体技术计算机辅助设计
- 多层介质格林函数法求解导电衬底上的三维电容
- 2005年
- 文章重新推导了多层介质中的格林函数,解析地计算了格林函数的积分表达式,实现了 一种能同时处理导电衬底和导体厚度的三维电容计算方法。由于使用了离散余弦变换等预处理方 法,它比基于有限元和时域有限差分的算法的计算效率更高。在这些算法的基础上,实现了一个三 维电容提取工具的原型,且得到了第三方工具的验证。
- 李成张文俊余志平
- 关键词：格林函数衬底耦合
- 基于整数规划的优化拥挤度的增量式布局算法(英文)
- 2004年
- 提出了一种降低走线拥挤的标准单元增量式布局算法 C- ECOP.首先通过一种新型的布线模型来估计芯片上的走线情况 ,然后构造一个整数线性规划问题来解决可能出现的相邻拥挤区域冲突问题 .实验结果表明该算法能够有效地降低走线拥挤 ,保证初始布局的质量 。
- 李卓远吴为民洪先龙
- 关键词：拥挤度
- CEE-Gr:一个在多约束下进行性能优化的总体布线器(英文)
- 2004年
- 提出了一个在多约束下进行性能优化的总体布线算法 .研究了在总体布线阶段同时进行 RL C耦合噪声 (串扰 )、时延性能和布线拥挤优化的问题 .根据所提出的算法思想已实现了相应的总体布线器 :CEE- Gr.并对所实现的总体布线器 CEE- Gr进行了 MCNC电路例子的测试 ,得到令人满意的结果 .
- 张凌经彤洪先龙许静宇XiongJinjunHeLei
- 关键词：VLSI/ULSI布图设计总体布线多约束
- 采用精确时延模型基于路径的缓冲器插入时延优化(英文)
- 2004年
- 提出了一种基于路径的缓冲器插入时延优化算法 ,算法采用高阶模型估计连线时延 ,用基于查表的非线性时延模型估计门延迟 .在基于路径的时延分析基础上 ,提出了缓冲器插入的时延优化启发式算法 .工业测试实例实验表明 ,该算法能够有效地优化电路时延 。
- 张轶谦周强洪先龙蔡懿慈
- 关键词：缓冲器插入时延优化布线算法
