公共文化服务平台

共 5 条记录，以下是 1-6

全选清除导出

排序方式：

浮点乘加部件的自动化形式验证: 浮点运算部件的功能验证是处理器设计验证中重要的一环.相对于传统的模拟仿真方法,形式化方法具有验证完备且时间短的优点.文章给出了一种浮点秉加部件的形式化验证方法.该方法基于BDD和PHDD,将设计分为三部分多种情况分别验证...; 陈博文郭琦沈海华; 关键词：形式化验证运算电路 BDD; 文献传递

A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner被引量：2: 2009年; This paper presents the design of a 10 Gb/s low power wire-line receiver in the 65 nm CMOS process with 1 V supply voltage. The receiver occupies 300×500 μm2. With the novel half rate period calibration clock data recovery （CDR） circuit, the receiver consumes 52 mW power. The receiver can compensate a wide range of channel loss by combining the low power wideband programmable continuous time linear equalizer （CTLE） and decision feedback equalizer （DFE）.; 高茁杨宗仁赵莹杨袆张璐黄令仪胡伟武; 关键词：RECEIVER CDR EQUALIZER

片上多核处理器的结构级功耗建模与优化技术研究被引量：3: 2009年; 功耗是导致片上多核处理器出现故障的重要诱因,也是片上多核处理器设计的重要制约因素。如何降低多核处理器的功耗并提高处理器能量效率,具有很大的研究意义与探索空间。文中主要从体系结构设计者的角度,并结合电路实现,研究并总结纳米级工艺下片上多核处理器的功耗建模与评估方法,及其不同构件的低功耗优化技术。通过提出创新高效的多核处理器结构级功耗评估方法及其模拟平台,提高多核结构功耗模拟的准确性与灵活性,并以此为依托,开展处理器核、片上网络、片上存储及其一致性协议的各方面优化,寻求提高多核处理器功耗有效性的微体系结构,为国产多核处理器的低功耗设计提供一定借鉴与参考。; 张戈胡伟武黄琨曾洪博王君; 关键词：片上多核处理器功耗评估

一种模块级的温度感知漏电功耗估计策略被引量：1: 2009年; 针对CMOS集成电路设计对芯片漏电功耗估算的要求以及漏电功耗与温度呈指数依赖关系的特点,提出了一种温度感知的模块级漏电功耗估计策略。该策略通过在漏电功耗估计过程中引入热分析技术,把模块由于自身耗能所引起的温度变化及时反馈到漏电功耗估计过程中,从而精确计算出模块在工作温度实时变化条件下的漏电功耗。其核心是在功耗估算过程中建立温度-功耗循环,此循环的基础是漏电建模和散热建模。该策略可以较好地克服传统的漏电功耗估计方法不能反映温度实时变化的影响的缺陷,有效提高门级漏电功耗估计方法的准确度。通过对实验数据进行分析,论证了这一策略的有效性。; 刘晓飞张戈姚志刚肖天昊; 关键词：漏电流功耗估计

利用新型的电源屏蔽实现方法降低测试功耗: 2010年; 为了削减芯片在测试过程中由于测试向量移入/移出所导致的静态功耗和动态功耗,提出一种电源屏蔽实现方法.在后端设计布局阶段,首先以时钟门控单元为参考点将触发器聚类摆放,以实现时序逻辑与组合逻辑在物理上的隔离;然后引入屏蔽单元对电源网络进行修改,最终解决扫描触发器与组合逻辑异构供电的难题.针对龙芯3号浮点乘积模块的实验结果表明,采用该方法可以节省45%的测试功耗,面积稍有增加,而对性能和测试覆盖率几乎没有影响,并且可以容易地嵌入目前的主流设计方法中.; 徐君; 关键词：测试功耗可测性设计 VLSI

龙芯3号多核处理器的低功耗测试技术被引量：2: 2010年; 龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考虑测试时间和测试开销的低功耗测试方案,并对整套方案中的各种技术在功耗、面积、时延以及测试时间等方面进行了详细分析.针对龙芯3号测试功耗主要消耗在逻辑电路的翻转和测试时钟网络上的特点,采用IP级测试分割技术减少逻辑电路和时钟网络的翻转;采用门控时钟对局部扫描触发器进行控制减少单核扫描捕获期间的逻辑翻转,并采用了阻隔门技术、不关心位(X位)填充技术减少单核扫描移位的逻辑翻转.实验结果表明,龙芯3号4核处理器达到了预定小于15W的测试平均功耗需求,单个IP核最大平均功耗降低为6W左右,约是正常功能平均功耗的40%,有效地保证了芯片的测试质量.; 齐子初刘慧石小兵韩银和; 关键词：低功耗测试

全选清除导出

共1页<1>

国家自然科学基金(60803029)