国家自然科学基金(61202122)
- 作品数：1 被引量：0H指数：0
- 相关作者：张明高军张民选更多>>
- 相关机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金国家科技重大专项更多>>
- 相关领域：自动化与计算机技术更多>>
- Verilog时标问题的分析和解决方法
- (timescale)定义了Verilog模型的时间单位和精度,时标正确与否决定了模型是否能够正确工作,而时标定义引起的问题在模拟中往往很难发现.本文给出了一个解决时标问题的方案.在分析了时标问题产生的实质后,提出一个可...
- 邓宇吴学光龚锐郭御风王蕾
- 关键词：程序设计词法分析
- 基于二维奇偶校验的高可靠异步FIFO设计与实现
- 的高可靠异步FIFO一般采用一维的行奇偶校验或行ecc校验结构,采用一维奇偶校验只能实现检错,采用一维ecc校验可以实现纠错,但性能开销较大.本文提出了一种基于二维奇偶校验的高可靠异步FIFO结构.该结构在行奇偶校验的基...
- 晁张虎龚锐窦强
- 关键词：微处理器单粒子翻转
- 面向众核处理器的硅后调试关键技术研究
- 高性能处理器的集成度和设计复杂度越来越高，硅前验证因其仿真速度慢和电气模型不够准确等原因，已经不足以在流片前找出全部故障，因此硅后验证技术受到了越来越多的重视，其中硅后调试作为硅后验证过程中最困难也最耗时的步骤，已经成为...
- 张明
- 文献传递
- 基于复用测试逻辑方法的集成电路硅调试设计方案
- 2013年
- 提出了一种集成电路芯片的硅调试设计方案.采用具有短链扫描结构的扫描链复用方法,以提高对芯片触发器类信息的读写速度,为存储器内建自测试(MBIST)控制器增加异步通信调试接口,以提高静态存储器类信息的访问速度,同时,简化了MBIST控制器的物理设计难度.结果表明,所提出的硅调试设计方法可以降低硬件资源的消耗,使得调试软件设计的难度和复杂度显著降低,并使得硅调试的相关操作更加简便.
- 张明高军张民选
- 关键词：扫描链存储器内建自测试
- 面向硬件仿真器的高速串行总线桥的设计与实现
- 本文提出一种面向硬件仿真器的高速串行总线桥实现方法,解决硬件仿真器上高速串行接口模拟电路难以验证的问题。该结构面向硬件仿真平台,在外挂高速串行设备时,通过FPGA实现接口的PHY层功能,设计了MAC层到PHY层的高速通信...
- 贾张明马驰远胡乔乔
- 关键词：硬件仿真器SOC验证PHY
- 文献传递
