您的位置: 专家智库 > >

湖南省自然科学基金(08JJ3128)

作品数:2 被引量:20H指数:2
相关作者:胡锦谭明彭成陈训亮胡立琴更多>>
相关机构:湖南大学湖南交通职业技术学院更多>>
发文基金:湖南省自然科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 1篇嵌入式
  • 1篇主机
  • 1篇控制器
  • 1篇高速串行
  • 1篇高速串行传输
  • 1篇ROCKET...
  • 1篇SERDES
  • 1篇USB主机
  • 1篇FPGA
  • 1篇IP核
  • 1篇串行
  • 1篇串行传输

机构

  • 2篇湖南大学
  • 1篇湖南交通职业...

作者

  • 2篇胡锦
  • 1篇彭成
  • 1篇胡立琴
  • 1篇陈训亮
  • 1篇谭明

传媒

  • 1篇微电子学与计...
  • 1篇微计算机信息

年份

  • 1篇2009
  • 1篇2008
2 条 记 录,以下是 1-2
排序方式:
基于RocketIO的高速串行协议设计与实现被引量:18
2008年
采用Xilinx公司Virtex-II Pro系列FPGA内嵌得SERDES模块——RocketIO作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输。
胡锦彭成谭明
关键词:ROCKETIO高速串行传输SERDES
一种嵌入式USB2.0主机控制器IP核的研究与设计被引量:2
2009年
用硬件描述语言verilogHDL设计实现了一种嵌入式USB2.0主机控制器IP核,简要介绍了嵌入式USB主机设计背景,重点描述了USB主机控制器IP核的结构划分和各模块的设计分析,最后给出了nc-verilog功能仿真方案以及FPGA验证方案.通过nc-verilog功能仿真及FPGA验证表明,此IP核可以作为一个独立模块应用到嵌入式系统中.
胡锦胡立琴陈训亮
关键词:USB主机IP核控制器FPGA
共1页<1>
聚类工具0