湖南省科技计划项目(2012GK3151)
- 作品数：5 被引量：10H指数：2
- 相关作者：杨红官乔树山徐欢程呈郑乾更多>>
- 相关机构：湖南大学中国科学院微电子研究所山东大学更多>>
- 发文基金：湖南省科技计划项目国家高技术研究发展计划更多>>
- 相关领域：电子电信机械工程更多>>
- 小数分频频率合成器中Σ-Δ调制器设计与实现被引量：4
- 2014年
- 介绍了一种应用于小数分频频率合成器的Σ-Δ调制器的设计,该调制器采用三阶级联的MASH1-1-1结构,并利用流水线技术,提高了调制器的工作频率.电路设计采用Verilog HDL硬件描述语言实现,基于QuartusⅡ工具进行测试验证,结果表明,调制器最高工作频率为240.56MHz.最终采用SMIC 0.18μm CMOS工艺,完成了电路版图设计.芯片面积为34 148.5μm2,芯片总功耗为1.284mW,与传统设计相比,面积降低了31.23%,功耗降低了46.14%.
- 晏敏徐欢乔树山杨红官郑乾戴荣新程呈
- 关键词：调制器频率合成器CMOS
- 用于高密度RRAM单端式可编程灵敏放大器设计被引量：1
- 2013年
- 针对现代科技生活中对高密度阻变存储器(RRAM)的应用需求,提出了一种单端式可编程灵敏放大器结构。该灵敏放大器结构无需额外的参考电路,从而避免了参考电流受工艺、温度等条件波动对读出结果的影响。通过在电路中引入可编程模式,使该灵敏放大器结构能够有效克服工艺偏差对存储单元能否正确存储信息的影响,从而实现存储信息的正确读出。该灵敏放大器基于HHNEC 0.13μmCMOS工艺设计实现,并且成功应用于8 Mbit RRAM设计中,通过后仿真验证,结果表明,在2～32μA电流范围内,灵敏放大器最小分辨率可达1μA。
- 马文龙张锋杨红官陈铖颖
- 关键词：灵敏放大器阈值电压
- 无线通信中的低功耗维特比译码器设计被引量：2
- 2014年
- 针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采用改进的路径相消方法,减少译码器的输出延迟,提高译码效率。性能分析结果表明,基于TSMC 0.18μm CMOS逻辑工艺,在1.62V,125℃操作环境下,该译码器数据最大速度为50MHz,自动布局布线后的译码器芯片面积约为0.212mm2,功耗约为23.9mW。
- 朱坤顺杨红官樊晓华乔树山
- 关键词：维特比译码器低功耗幸存路径
- 基于Savitzky-Golay滤波器的MOSFET阈值电压提取技术被引量：2
- 2013年
- MOS(Matel-Oxide-Semiconductor)器件阈值电压提取过程中的一些求导运算放大了测量数据中所包含的涨落因素(噪声和测量错误),使阈值电压提取过程变得不稳定.本文采用Savitzky-Golay低通滤波算法,求导运算和滤波过程同时进行,有效地抑制了测量数据中的涨落.再结合目标曲线峰值附近局域匹配系数判据,阈值电压提取过程就可以稳定且自动地完成,这为MOSFET(MOS Field-Effect Transistor)特性分析及集成电路设计工作带来很大方便.
- 杨红官朱坤顺朱晓君
- 关键词：金属氧化物半导体场效应晶体管阈值电压
- 基于SOPC的数字预失真器设计与实现被引量：1
- 2014年
- 目前数字预失真技术的研究多偏重在不同算法的仿真方面,对具体实现技术的研究较少。为此,设计一种基于可编程片上系统(SOPC)的自适应数字预失真器。采用多项式查找表电路来实现预失真功能,用现场可编程门阵列(FPGA)内的EDK工程完成系数计算,以避免全硬件实现带来的复杂性。以IP核的形式下载到Xilinx FPGA上,并在测试平台对其进行验证,结果表明,该预失真器能改善功放的线性度,对于8MHz带宽的OFDM信号和doherty结构的GaN功放,ACPR可改善8dB,并且具备自适应功能,可较好地应用到实际工作环境中。
- 苏攀张以涛杨红官李艳超
- 关键词：数字预失真可编程片上系统现场可编程门阵列线性化
