国家高技术研究发展计划(2009AA0627018)
- 作品数：3 被引量：15H指数：2
- 相关作者：东野长磊郑永果苏杰戚梅张彬更多>>
- 相关机构：山东科技大学青岛理工大学更多>>
- 发文基金：国家高技术研究发展计划山东省教育厅科技计划山东科技大学研究生科技创新基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于Chan-Vese模型的SAR图像分割被引量：10
- 2012年
- 由于SAR图像存在较强的斑点噪声,使用Chan-Vese模型水平集分割方法会产生很多误分割。同时,水平集解法存在计算量大、分割速度慢的问题。在Chan-Vese模型基础上,增加新的内能项——距离正则项,得到了一种改进的曲线演化模型。避免了水平集函数的周期性更新,具有更大的迭代步长,从而加快分割速度,并且提高Chan-Vese模型的抗噪性。对该模型采用人工合成图像和真实SAR图像进行分割实验,通过比较,可看出改进模型具有较高的数值精度和较快的分割速度。对于噪声很强的图像,使用增强Lee滤波进行预处理,可以进一步提高改进模型的分割速度和效果。实验结果表明:改进Chan-Vese模型能高效快速地完成SAR图像分割,具有较高的抗噪性。
- 东野长磊郑永果苏杰
- 关键词：合成孔径雷达
- 基于提升小波变换的多传感器图像融合算法研究被引量：1
- 2011年
- 为了更好的进行图像融合,基于提升小波变换,采用了一种基于区域方差和方向对比度的融合规则相结合的图像融合新算法.该算法结合提升小波的优势,将图像进行多分辨率分解;针对变换后的低频分量和高频分量的不同特点,采用了不同的融合规则进行融合;最后通过提升小波逆变换得到融合图像.实验结果表明,该算法具有增强图像空间细节的能力,使得融合后的图像内容清晰,相比于传统小波变换法,具有更好的融合效果.
- 张彬郑永果李道全东野长磊
- 关键词：提升小波变换多传感器图像融合
- 一种带Cache的嵌入式CPU的设计与实现被引量：4
- 2010年
- 基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求,实现指令集为MIPSCPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。
- 东野长磊戚梅
- 关键词：嵌入式CPU流水线数据相关指令CACHE
