您的位置: 专家智库 > >

国家自然科学基金(60903186)

作品数:4 被引量:10H指数:1
相关作者:韩津生叶建武林家骏更多>>
相关机构:东方通信股份有限公司华东理工大学更多>>
发文基金:国家自然科学基金上海市教育委员会重点学科基金更多>>
相关领域:电子电信自动化与计算机技术农业科学更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信
  • 1篇自动化与计算...
  • 1篇农业科学

主题

  • 3篇FPGA
  • 2篇流水线
  • 2篇AES
  • 1篇数据流
  • 1篇双通道
  • 1篇破解
  • 1篇口令
  • 1篇口令破解
  • 1篇基于FPGA
  • 1篇核设计
  • 1篇SPEAKE...
  • 1篇SPEECH...
  • 1篇HT
  • 1篇IF
  • 1篇MFCC
  • 1篇LINUX
  • 1篇FORMAN...

机构

  • 3篇华东理工大学
  • 3篇东方通信股份...

作者

  • 3篇林家骏
  • 3篇叶建武
  • 3篇韩津生

传媒

  • 1篇哈尔滨工业大...
  • 1篇计算机工程与...
  • 1篇重庆大学学报...
  • 1篇Journa...

年份

  • 1篇2013
  • 2篇2012
  • 1篇2011
4 条 记 录,以下是 1-4
排序方式:
FPGA的Linux口令密码高速破解模型设计被引量:1
2012年
为了提高linux口令密码的破解速度,提出了基于数据流的破解核设计思想。对linux核心破解模块MD5核算法结构进行深入分析,设计了3种破解模型,并对其ALMs资源消耗和处理速度进行理论分析。在全流水线结构下,按照基于数据流的设计思想,设计linux破解核,实现linux口令密码的高速破解。实验结果表明:在EP3SE50F484C4的FPGA芯片上破解linux口令,其破解速度达到24.95×104个/s。在全流水线架构下,基于数据流的设计思想使得流水线上的所有数据块处于高效工作状态,Linux破解速度大幅提高。
韩津生林家骏周文锦叶建武
关键词:LINUX口令破解数据流
Application of formant instantaneous characteristics to speech recognition and speaker identification
2011年
This paper proposes a new phase feature derived from the formant instantaneous characteristics for speech recognition (SR) and speaker identification (SI) systems. Using Hilbert transform (HT), the formant characteristics can be represented by instantaneous frequency (IF) and instantaneous bandwidth, namely formant instantaneous characteristics (FIC). In order to explore the importance of FIC both in SR and SI, this paper proposes different features from FIC used for SR and SI systems. When combing these new features with conventional parameters, higher identification rate can be achieved than that of using Mel-frequency cepstral coefficients (MFCC) parameters only. The experiment results show that the new features are effective characteristic parameters and can be treated as the compensation of conventional parameters for SR and SI.
侯丽敏胡晓宁谢娟敏
FPGA的AES高速处理模型设计被引量:1
2012年
为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.
韩津生林家骏叶建武周文锦
关键词:AES双通道
基于FPGA的AES核设计被引量:8
2013年
AES在安全性、高性能、高效率、易用性和灵活性等方面都具有显著的优点,随着业界对计算性能要求的不断提高,在FPGA上实现AES加解密硬核的研究得到了越来越多的关注。在深入分析AES算法的基础上,提出了基于FPGA的AES全流水硬件核设计模型。模型中改进了ae数据块和轮运算的硬件设计结构,有效地提高了AES硬核的计算性能。在Altera公司EP4CE40F23C6FPGA上的硬件实现结果显示,该AES硬核的硬件资源消耗为6413个LE和80个M9K,工作频率为310MHz,计算吞吐率为9.92Gbps,获得了非常好的计算加速效果。
韩津生林家骏周文锦叶建武
关键词:AESFPGA
共1页<1>
聚类工具0