您的位置: 专家智库 > >

国家教育部博士点基金(20110071110014)

作品数:2 被引量:0H指数:0
相关作者:郭东东程旭曾晓洋更多>>
相关机构:复旦大学更多>>
发文基金:国家教育部博士点基金国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 1篇运放
  • 1篇逐次逼近型
  • 1篇逐次逼近型模...
  • 1篇转换器
  • 1篇校准
  • 1篇校准算法
  • 1篇流水线
  • 1篇模数转换
  • 1篇模数转换器
  • 1篇非线性
  • 1篇SFDR
  • 1篇BIT
  • 1篇CMOS_P...
  • 1篇DAC
  • 1篇DNL
  • 1篇LMS
  • 1篇MW

机构

  • 1篇复旦大学

作者

  • 1篇曾晓洋
  • 1篇程旭
  • 1篇郭东东

传媒

  • 1篇Journa...
  • 1篇固体电子学研...

年份

  • 1篇2015
  • 1篇2014
2 条 记 录,以下是 1-2
排序方式:
A 0.06 mm^2 1.0 V 2.5 mW 10 bit 250 MS/s current-steering D/A converter in 65 nm GP CMOS process
2014年
A10 bit 250 MS/s current-steering digital-to-analog converter is presented. Only standard Vv core de- vices are available for the sake of simplicity and low cost. In order to meet the INL performance, a Monte Carlo model is built to analyze the impact of mismatch on integral nonlinearity (INL) yield with both end-point line and best-fit line. A formula is derived for the relationship oflNL and output impedance. The relation of dynamic range and output impedance is also discussed. The double eentroid layout is adopted for the current source array in order to mitigate the effect of electrical, process, and temperature gradient. An adapted current mirror is used to over- come the gate leakage of the current source array, which cannot be ignored in the 65 nm GP CMOS process. The digital-to-analog converter occupies 0.06 mm2, and consumes 2.5 mW from a single 1.0 V supply at 250 MS/s.
郭亚炜李立欧鹏惠志达程旭曾晓洋
关键词:DACDNLSFDR
适用于两级流水线逐次逼近型模数转换器的LMS校准算法(英文)
2015年
提出了适用于两级流水线逐次逼近型模数转换器的一种基于最小均方(LMS)算法的数字域校准方法。在对该模数转换器结构中误差来源详尽分析之后,提出的校准算法将各种误差来源视为一些未知的参数,通过注入扰动信号来估计这些未知参数。所提出的校准算法通过一个14位两级流水线逐次逼近型模数转换器的MATLAB的行为级建模得到验证。在满摆幅2.4Vpp、输入信号2Vpp的情况下,蒙特卡洛仿真结果表明校准之后的SNDR值为83.84dB。
郭东东程旭曾晓洋
共1页<1>
聚类工具0