国家部委预研基金(200205)
- 作品数：6 被引量：7H指数：2
- 相关作者：仲顺安胡正伟陈禾李昀更多>>
- 相关机构：北京理工大学更多>>
- 发文基金：国家部委预研基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- VelociTI结构浮点DSPs的流水线异常处理方法
- 2007年
- 在采用基于VelociTI结构浮点DSPs流水线模式设计具有自主知识产权的数字信号处理器中,为了正确有效地实现对流水线异常的控制,提出了一种该结构流水线发生异常时的处理方法。对引起流水线异常的情况进行了合理的分类,存储器阻塞、多执行包和多周期NOP指令采用通过控制流水线寄存器的时钟信号实现控制。采用控制指令的执行条件实现了中断引起的流水线队列中部分指令的废除。对提出的方法采用VHDL语言建模设计,仿真结果验证了其正确性。
- 胡正伟仲顺安陈禾
- 关键词：数字信号处理器
- 一种多功能阵列乘法器的设计方法被引量：2
- 2007年
- 为了实现不同数制的乘法共享硬件资源,提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点的多功能阵列乘法器的设计方法。采用超前进位加法和流水线技术实现乘法器性能的提高。设计了与TMS320C6701乘法指令兼容的乘法单元,仿真结果验证了设计方案的正确性。
- 胡正伟仲顺安
- 关键词：阵列乘法器浮点流水线
- 10级流水线双精度浮点乘法器的设计被引量：1
- 2007年
- 提出了一种基于IEEE754标准的双精度浮点乘法器的流水线设计方法.该方法面向32 bit数据通路的数字信号处理器,每个64 bit双精度浮点操作数划分为2个32 bit数据,采用32 bit×32 bit无符号阵列乘法器实现有效数的相乘,并通过控制部分积与其选择信号在流水线中的同步传递,用1个66 bit加法器实现了4个部分积的相加.采用提出的舍入方法完成了有效数的舍入.整个双精度浮点乘法器的设计分为10级流水线.硬件仿真验证了该方法的正确性和有效性.
- 胡正伟仲顺安
- 关键词：乘法器流水线
- 浮点数字信号处理器Data-RAM的RTL模型设计被引量：1
- 2007年
- 提出了一种双精度浮点数字信号处理器Data-RAM的RTL模型设计方法.分析了Data-RAM的结构和访问机制,采用自顶向下的方法和VHDL语言,实现了Data-RAM的RTL模型设计并验证了其功能的正确性.该模型支持3地址独立进行数据存取,支持字节、半字、字的读写访问和双字的读访问.在访问地址不冲突的前提下,最大可以在同一时钟周期进行2次64 bit的读操作和1次32 bit读写操作.Data-RAM的RTL模型设计为门级和物理级的性能设计提供了参考.
- 胡正伟仲顺安陈禾
- 关键词：数字信号处理器
- 一种32位浮点数字信号处理器(DSPs)的外设模型设计被引量：2
- 2004年
- 提出一个使用VHDL语言建立的32位浮点DSPs的外设模型,并分析外设的结构,各部分的工作原理以及相互之间的通信.外设模型中包括了DMA、程序存储器控制器(PMC)、数据存储器控制器(DMC)、外部存储器接口(EMIF)、外设总线控制器(PBC)和定时器,中断选择以及启动逻辑等.模型具有单周期数据存取,多条指令并行读取,程序存储器的高速cache策略,DMA四通道独立控制与操作,DMA以及CPU的两个数据通道可以同时访问数据存储空间等特点.
- 李昀韩月秋
- 关键词：VHDL
- VelociTI结构浮点DSPs寄存器堆读写的流水线设计被引量：1
- 2007年
- 研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数,双操作数双精度浮点指令采用锁定译码单元,利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输,仿真结果验证了其正确性。
- 胡正伟仲顺安陈禾
- 关键词：流水线寄存器堆浮点数据
