您的位置： 专家智库 > >

国家教育部博士点基金(20120091110029)

作品数：12 被引量：29H指数：3
相关作者：潘红兵李丽李伟何书专杨博更多>>
相关机构：南京大学江苏省光电信息功能材料重点实验室更多>>
发文基金：国家教育部博士点基金国家自然科学基金江苏省产学研联合创新资金项目更多>>
相关领域：自动化与计算机技术电子电信更多>>

文献类型

  • 11篇中文期刊文章

领域

  • 8篇自动化与计算...
  • 3篇电子电信

主题

  • 5篇处理器
  • 4篇并行化
  • 3篇专用处理器
  • 3篇可重构
  • 2篇多核
  • 2篇周期
  • 2篇SYSTEM...
  • 2篇NOC
  • 1篇电路
  • 1篇端口
  • 1篇多处理器
  • 1篇多端口
  • 1篇多线程
  • 1篇虚拟机
  • 1篇异构
  • 1篇异构多核
  • 1篇阵列
  • 1篇软件设计
  • 1篇三维集成电路
  • 1篇上网

机构

  • 11篇南京大学
  • 3篇江苏省光电信...

作者

  • 10篇李丽
  • 10篇潘红兵
  • 6篇何书专
  • 6篇李伟
  • 3篇韩峰
  • 3篇李可生
  • 3篇沙金
  • 3篇杨博
  • 2篇鲁亚楠
  • 2篇傅玉祥
  • 2篇王堃
  • 1篇黄炎
  • 1篇张宇昂
  • 1篇徐天伟
  • 1篇郑维山
  • 1篇包志忠
  • 1篇于东
  • 1篇姚馨
  • 1篇丰帆
  • 1篇郑艳丽

传媒

  • 3篇微电子学与计...
  • 3篇计算机工程与...
  • 1篇电子测量技术
  • 1篇南京大学学报...
  • 1篇计算机工程
  • 1篇现代雷达
  • 1篇电子与封装

年份

  • 4篇2016
  • 1篇2015
  • 5篇2014
  • 1篇2013
共 12 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
基于FPGA的反投影算法并行化实现
2014年
反投影算法是一种基于时域处理的雷达成像算法。针对该算法运算效率低、处理速度慢的问题,通过分析反投影算法的原理及其运算过程,提出一种算法并行化加速方法,即基于现场可编程门阵列,将算法中的反投影运算单元设计成专用的反投影运算硬件加速模块,并通过模块内的流水线处理及多个模块间的并行计算提高该算法的运算效率。运用该方法对2 048×4 096大小的目标网格点进行反投影成像,成像时间为139 s,平均单点成像时间是基于GPU加速方法的3倍,并且成像结果和计算机成像结果误差极小。实验结果表明,该并行化方法可有效提高反投影算法的运算效率。
鲁亚楠鲁恒亚潘红兵李丽何书专沙金李伟
关键词：合成孔径雷达批处理并行化现场可编程门阵列
NCS算法的并行化设计实现
2013年
NCS雷达成像算法涉及到大规模的数据运算,为了满足雷达成像的实时性要求,将8K*4K矩阵数据进行任务划分,对算法流程进行并行化设计,映射到异构多核硬件系统并行计算,并在该原型演示系统上位机成图。通过对测试结果进行数据分析,得到基于原型多FPGA系统实现的NCS雷达成像算法具有实时性、高数据精度、高并行效率以及良好的硬件可扩展性等优点。在此基础上,初步设计了针对64K*32K大矩阵NCS算法实时成像系统的可行性方案。
黄炎潘红兵何书专李丽李伟沙金郑艳丽
关键词：并行化
可重构专用处理器周期精确建模
2015年
介绍了一种基于SystemC的可重构专用处理器核周期精确建模.该模型采用模块化设计,基于SystemC事务级建模,将运算功能和通信功能分开,模块之间的通信通过函数调用来实现.通过该模型,为可重构专用处理器核提供一种仿真验证平台,与传统RTL验证方法相比,大大提高了可重构专用处理器核的仿真验证效率.
包志忠鲁亚楠樊恩辰李可生杨博沙金李丽潘红兵
关键词：SYSTEMC
基于SystemC的可配置FFT周期精确模型被引量：1
2014年
基于SystemC实现了一款可配置FFT(Fast Fourier Transformation)硬件加速器的周期精确模型.该模型采用以基-8为主的混合基、4路并行和基于存储器结构的设计方法,可以计算16-4M点单精度浮点复数FFT,并将信噪比稳定在130dB以上.与同类型的模型相比较,它不仅可以实现与硬件周期的精确匹配,同时可以保证远快于硬件的仿真速度,达到了配合硬件设计以及验证的效果.
樊恩辰姚馨何书专潘红兵
关键词：SYSTEMC
基于异构多核原型芯片的NCS算法并行化
2014年
NCS算法(nonlinear chirp scaling,非线性调频变标)可以处理大耦合SAR(Synthetic Aperture Radar)回波,实现精确聚焦,但串行NCS算法的成像时间很难达到实时成像要求.为了提高算法效率,采用子孔径结构的NCS改进算法,在自主设计的NoC(Network on Chip)异构多核原型芯片上并行实现了实时NCS成像算法.与串行算法相比,并行化后可以大大缩短成像时间,通过与单次子孔径的理论计算值对比,得出实际并行效率达到90.06%.
钱禹潘红兵何书专李丽李伟韩峰
关键词：NOC并行化
FIR算法在可重构专用处理器中的并行化实现被引量：1
2016年
基于FIR算法在数字信号处理系统中的重要性以及当前对于高性能实时处理的需求,在一款可重构专用处理器平台上实现了FIR算法的并行化。并且对传统的直接型乘累加器进行了改进,提出了一种效率更高、延时更低的乘累加器,提高了FIR算法的性能。实验结果表明,设计的并行FIR滤波器误差在10^(-8)量级,对大于1 k点的FIR运算并行化效率达95%以上,加速比达3.85以上。
顾志威李丽傅传张傅玉祥李伟
关键词：FIR并行化乒乓操作
一种高精度的大点数二维FFT处理器设计被引量：3
2016年
基于传统的频域抽取快速傅里叶变换(FFT)算法以及二维FFT算法,设计了一种高精度的大点数FFT处理器。该处理单元采用一个状态机控制整个运算流程,针对小点数情况的一维FFT算法和大点数情况的二维FFT算法,该处理器都可以智能地选择合适的处理流程和缓存管理,自动地完成整个FFT运算而无需软件介入。在支持大点数的二维FFT算法的基础上,该设计还通过对旋转因子计算过程的优化,以提高在大点数情况下的精度表现,在4M长度的输入序列时可以获得130 d B以上的信噪比。
于东李丽韩峰王堃丰帆潘红兵
关键词：快速傅里叶变换
SoC系统中多端口DMA控制器的设计被引量：9
2014年
访存瓶颈一直是SoC系统设计的挑战,传统基于AHB总线的DMA控制器,只能完成单路数据的传输,不能满足一些实时图像处理系统的需求。本文提出了SoC系统中多端口DMA控制器的设计方法,该设计中数据传输采用专用的数据通道,避开AHB总线的限制,可以实现多路数据并行传输。设计中每个端口连接一个设备,从而使得DMA控制器具有更好的适用度,可用于多种架构的SoC系统中。文中阐述了DMA控制器的总体结构、工作原理以及工作流程,并给出了该DMA控制器在SoC系统中应用的一款实例。
张路煜李丽潘红兵王堃李伟
关键词：DMA控制器SOC多端口AHB总线
基于QEMU的可重构专用处理器模拟器实现被引量：4
2016年
针对基于SystemC的可重构专用处理器模拟器在整个系统的仿真时(包括操作系统、驱动、API及应用程序)耗时久、影响开发进度的问题,提出一种基于QEMU的模拟器设计方法。根据可重构专用处理器的功能特点和系统架构,对可重构专用处理器进行抽象,利用在仿真速度上优势明显的QEMU,设计并实现一个在功能和内部存储上精确的模拟器。实验测试结果表明,该模拟器提高了全系统仿真时的速度,在硬件开发板尚未就位前,为软件开发人员提供了一个可以进行软件开发和测试的平台,提高了开发效率。
李可生杨博徐天伟李丽何书专潘红兵
关键词：QEMU虚拟机模拟器
三维众核片上处理器存储架构研究被引量：3
2014年
三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM L2cache层,DRAM主存储器层等,对三维众核片上处理器性能的影响.从仿真结果可知,相比集成1层L2cache,集成2层L2cache的三维众核片上处理器性能最大提高了55%,平均提高34%.将DRAM主存储器集成到片上最大可以提高三维众核片上处理器80%的系统性能,平均改善34.2%.
李丽张宇昂傅玉祥潘红兵韩峰郑维山
关键词：三维集成电路
全选 清除 导出
共2页<12>
聚类工具0