教育部重点实验室开放基金(2009EP029)
- 作品数：3 被引量：2H指数：1
- 相关作者：占红武胥芳郑学敏彭达更多>>
- 相关机构：浙江工业大学更多>>
- 发文基金：教育部重点实验室开放基金浙江省科技计划项目浙江省教育厅科研计划更多>>
- 相关领域：自动化与计算机技术更多>>
- 多轴空间直线运动控制的FPGA实现被引量：2
- 2011年
- 介绍了基于FPGA实现空间直线轨迹的一种新方法,详细阐述了实现直线控制器的核心环节。该控制器的设计采用VHDL语言进行编程,通过SOPC生成IP软核挂载到Avalon总线上使用,提高了设计效率,简化了硬件电路实现规模。它比一般的直线插补法速度要快,对于数字加工具有一定的参考意义。
- 彭达占红武郑学敏
- 关键词：自动控制IP软核
- ARM920T的SMC接口研究与PC/104总线仿真
- 2009年
- 通过分析920T核ARM处理器的高速片上系统总线AHB时序及其静态存储控制器SMC接口模型,研究IBM PC/AT和IEEE PC/104总线规范,提出一种在ARM平台上实现兼容PC/104总线的方案.深入探讨两种平台体系在存储器结构、指令系统及总线时序等方面的巨大差异,给出了克服这些差异并实现总线功能兼容的方法.该兼容总线解决了在ARM平台上无法使用标准PC/104模板的难题,采用该方案有利于在嵌入式系统的设计中兼取ARM处理器和PC/AT体系的优势.
- 占红武胥芳
- 关键词：PC/104ISALINUX设备驱动嵌入式应用
- 基于DDR2存储器的FIFO设计
- 2011年
- 针对许多应用系统对FIFO深度不断增长的需求与SRAM技术较低的存储密度之间的矛盾,提出了设计一套使用DDR2存储器,且在FPGA上实现FIFO访问控制的解决方案。设计了一个具有较低访问延迟的DDR2控制器自行实现DDR2存储器所需的自刷新、访存调度、地址译码等操作,通过并发访问和时钟同步,提供了与典型同步FIFO存储器兼容的访问接口。重点研究DDR2标准中用于支持并行访问和信号传输的若干特性,并给出了一种低访问延迟的DDR2控制器状态机表示。所设计的FIFO接口能够支持并行数据读写,具有固定的访问周期。研究和测试结果表明,FIFO接口完全屏蔽了DDR2复杂的内部时序,能提供较高的访问速率,且深度可配置。
- 占红武胥芳
- 关键词：DDR2状态机现场可编程门阵列
