国防科技重点实验室基金(51433020105DZ6801)
- 作品数：11 被引量：57H指数：5
- 相关作者：于宗光薛忠杰陶伟唐玉兰董玲更多>>
- 相关机构：江南大学中国电子科技集团第五十八研究所更多>>
- 发文基金：国防科技重点实验室基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 16位高速DSP增强型同步串行口的设计被引量：2
- 2006年
- 分析了一种16位高速DSP中增强型同步串口的帧格式及其接口和功能;详细讨论了同步串口的系统级和行为级的设计过程。利用Verilog,设计出同步串口的电路;并通过计算机仿真和实验,证明了设计的正确性。
- 陶伟唐玉兰于宗光
- 关键词：数字信号处理器同步串口帧同步VERILOG行为级
- 一种使用浮动电源线嵌入式超低功耗SRAM的设计
- 2006年
- 为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.
- 李天阳石乔林田海燕薛忠杰
- 关键词：亚阈值电流静态随机存储器静态功耗
- 一种32位高速浮点乘法器设计被引量：4
- 2008年
- 文章介绍一种32位浮点乘法器软IP的设计,其部分积缩减部分采用修正Booth算法,部分积加法采用4-2压缩树结构,最终carry、sum形式部分积采用进位选择加法器完成,乘法器可以进行32位浮点数或24位定点数的乘法运算。采用VerilogHDLRTL级描述,采用SMIC0.18μm工艺库进行综合,门级仿真结果表明乘法器延时小于4.05ns。
- 周德金孙锋于宗光
- 关键词：浮点乘法器BOOTH编码
- 基于Windows CE的嵌入式电子邮件系统设计与实现被引量：5
- 2006年
- 本文分析了SMTP(ESMTP)/POP3协议,MIME和RFC822的邮件格式和实现机理,以WindowsCE为开发平台,采用eMbeddedVisualTools开发工具设计实现了适于嵌入式移动设备所使用的电子邮件系统,并通过了不同环境下的运行效果测试。
- 臧佳锋戴月明
- 关键词：WINDOWSCESMTP协议POP3协议
- 一种适合于SoC集成的UART核的设计实现被引量：10
- 2005年
- 文章主要介绍一个通用异步接收器∕发送器(UART)核的设计。按串行通信协议进行设计,具有模块化、兼容性和可配置性,适合于SoC(System-on-a-Chip)应用。仿真结果表明该核满足收发要求,功能正确;在RTL级充分考虑了资源共享,实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。
- 张松董玲于宗光须文波薛忠杰
- 关键词：IP核VERILOGHDL
- 一种实现数模混合电路中的DAC测试的BIST结构被引量：7
- 2006年
- 由于超大规模集成电路技术的快速进步,测试数模混合电路变得越来越困难。针对DAC的测试问题,采用了一种内建自测试(BIST)的测试结构,用模拟加法器把电压测量转换成时间测量的方法,分析并给出了如何利用该结构计算DAC的静态参数。利用该方法,既可以快速得到DAC的静态参数,又提高了测试精度,使得测试电路简单、紧凑和有效。
- 唐玉兰陶伟于宗光
- 关键词：内建自测试数模混合电路
- 一种新颖的UART自适应波特率发生器的设计被引量：14
- 2007年
- 实现了一种应用于UART中的自适应波特率发生器的设计。设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率。利用Quartus软件工具完成电路物理设计、仿真及综合,结果表明电路能正确地探测出串行数据波特率。最后将电路实现于CycloneII系列FPGA上。运用该电路可以简化UART接收器部分设计。
- 周建华万书芹薛忠杰
- 关键词：异步通信
- 高速实时控制SoC的设计与研究被引量：5
- 2006年
- 文章阐述了高级的实时处理器结构,并且讨论了嵌入式实时控制SoC的设计方法,该设计方法支持高速实时控制,在单芯片上集成了全部的数字器件,将外围逻辑减少到最低限度。模拟控制系统的软件库能自动进行系统设计,将控制命令转换成处理器能执行的指令集。
- 陶伟黄越唐玉兰于宗光
- 关键词：SOC实时控制嵌入式软硬件协同设计
- 一种基于DDS的改进信号合成电路设计被引量：4
- 2007年
- 传统的信号合成电路利用DDS产生载波信号,再将原信号利用乘法器和加法器来进行合成。基于ROM查找表法和CORDIC算法,本设计提出了一种改进结构。仿真与分析结果表明,与原有电路结构相比,改进后的数字信号合成电路精度高、硬件开销小。
- 李琨张汉富张树丹于宗光
- 关键词：直接数字合成信号合成
- 定点DSP芯片的一种BIST结构设计与实现
- 2006年
- 在内建自测试的基本原理上实现了一种有效地适用于16位定点DSP的BIST设计方案,包括内部逻辑的BIST设计和Memory的BIST设计;通过与IEEE 1149.1兼容的边界扫描技术来对BIST实现控制,并提供电路板级的测试.测试结果证明,该设计的故障覆盖率达到了98%以上,确保了DSP芯片的品质.
- 张松魏敬和董玲于宗光须文波薛忠杰
- 关键词：数字信号处理芯片内建自测试可测性设计
