您的位置： 专家智库 > >

国家自然科学基金(11074270)

作品数：6 被引量：30H指数：3
相关作者：鄢社锋马晓川侯朝焕杨力李宾更多>>
相关机构：中国科学院更多>>
发文基金：国家自然科学基金更多>>
相关领域：电子电信理学更多>>

文献类型

  • 6篇中文期刊文章

领域

  • 5篇电子电信
  • 1篇理学

主题

  • 2篇宽带
  • 2篇GPU
  • 2篇波束
  • 2篇波束形成
  • 1篇低信噪比
  • 1篇对角加载
  • 1篇信号
  • 1篇信号处理
  • 1篇信号处理技术
  • 1篇信噪比
  • 1篇阵列
  • 1篇阵列信号
  • 1篇阵列信号处理
  • 1篇阵元
  • 1篇时间延迟估计
  • 1篇奇异值
  • 1篇奇异值分解
  • 1篇主控
  • 1篇主控模块
  • 1篇最小二乘

机构

  • 6篇中国科学院

作者

  • 6篇鄢社锋
  • 4篇马晓川
  • 3篇侯朝焕
  • 3篇杨力
  • 2篇李宾
  • 2篇李晓敏
  • 1篇李璇
  • 1篇王敏

传媒

  • 2篇声学学报
  • 2篇声学技术
  • 1篇计算机应用研...
  • 1篇长春理工大学...

年份

  • 1篇2013
  • 5篇2011
共 6 条 记 录，以下是 1-6
全选 清除 导出
排序方式：
基于GPU与CPU协作的实时波束形成实现方法被引量：1
2011年
采用基于CUDA(compute unified device architecture,统一计算设备架构)的GPU(graphic processing unit,图形处理器)与CPU协作处理方法,实现了宽带波束形成的实时处理。本方法的处理速度相较于MATLAB和CPU平台可以提高一至两个数量级,相较于同等处理速度的多DSP平台则体现了开发周期短、费用低、工作量小和可靠性高等众多优势。
李晓敏侯朝焕鄢社锋杨力
关键词：GPUCPUCUDA宽带波束形成
基于x86体系结构处理器的VME主控模块设计被引量：1
2013年
在VME标准的阵列信号处理系统中,主控模块作为主设备具有控制、显示和数据存储的重要功能。设计了一种基于x86体系结构处理器的VME主控模块,采用双总线的设计,VME总线用作控制总线,高速LVDS总线用作数据总线,大大提高了系统各模块间的通信速度。上位机软件是利用QT在Visual Studio 2008环境下编写的,用户可以通过图形界面方便地对主控模块进行操作。该主控模块在大量的测试和系统应用中都能高效、稳定、可靠地运行,适应于更加广泛的应用。
李宾马晓川鄢社锋杨力王敏
关键词：X86VME主控模块
一种利用GPU优化大规模小方阵奇异值分解的新方法
2011年
在宽带声纳和雷达信号处理中,对大量小方阵进行SVD(Singular Value Decomposition,奇异值分解)的执行时间在整个处理过程中占较大比重。为了提高SVD计算速度,该方法采用具有众多并行内核的GPU(Graphic Processing Unit,图形处理器),实现了针对大规模小方阵SVD的优化。该方法的计算效率随矩阵个数的增加而提高,且在相同条件下的执行速度比MATLAB提高了约5.1倍,比Intel MKL提高了约3.4倍。
李晓敏鄢社锋侯朝焕
关键词：SVDGPU
从阵元域到模态域阵列信号处理被引量：18
2011年
阐述了模态域阵列信号处理技术。以球面阵为例,从阵元域信号处理基础出发,推导了对应的模态域阵列信号处理表达式,其中重点推导了模态域波束形成器与时域宽带波束形成器设计及其实现方法,设计实例验证了方法的有效性。结果表明模态域处理与经典的阵元域处理具有相似的形式,因此可以将比较成熟的阵元域算法推广到模态域。相比于阵元域处理,模态域处理对声场传播与信号处理的结合更紧密,模态域波束形成具有能将波束导向与波束图综合解耦处理,以及减少信号处理通道数等优点。但模态域阵列信号处理技术适用范围也有限,仅适用于能够将声场进行谐波分解的阵形,如球面阵和圆柱阵等。
鄢社锋侯朝焕马晓川
关键词：阵列信号处理模态宽带波束形成器信号处理技术
对角加载最小二乘法的时间延迟估计被引量：6
2011年
最小二乘法是一种经典而有效的时间延迟估计算法,但由于最小二乘法矩阵求逆不稳定,在低信噪比情况下将失效。本文提出了对角加载最小二乘法(DL-LS),对求逆的矩阵加上一个正定阵,可以解决矩阵求逆不稳定的问题。并从正则化的角度分析了固定加载量的缺点一提高对低信噪比容忍性的同时降低了准确性,从而进一步提出了二次加载来解决这个问题。利用第一次估计的信道响应的倒数作为加载量,使得在回波到达的时刻加载量尽量小,其他时刻有一定加载量。最后,数值仿真和水池实验验证了对角加载对最小二乘法的改进效果。
李璇鄢社锋马晓川
关键词：时间延迟估计最小二乘法对角加载低信噪比
基于VPX标准的RapidIO交换和Flash存储模块设计被引量：4
2011年
针对某阵列信号处理系统中的互连总线和数据存储问题,提出了基于VPX标准的RapidIO交换和Flash存储模块的设计方案,并完成了该模块的软硬件设计。介绍了新一代高速串行总线RapidIO和VPX标准,根据VPX标准设计板卡,利用Tsi578交换机设计RapidIO网络实现多DSP系统的并行处理结构。研究了RapidIO的数据传输操作和TMS320C6455 DSP的SRIO启动方式,给出了软件设计流程。采用NAND Flash存储器完成了数据存储功能。最后列出了模块的性能指标,并在实际信号处理系统中测试了DSP间RapidIO的数据传输速率,高达600MB/s。通过测试验证了本设计的可行性、先进性和稳定性,可以作为数字系统中互连总线设计和数据存储设计的参考。
李宾马晓川鄢社锋杨力
关键词：VPXRAPIDIO
全选 清除 导出
共1页<1>
聚类工具0