您的位置: 专家智库 > >

国家自然科学基金(60176016)

作品数:13 被引量:24H指数:3
相关作者:洪先龙蔡懿慈周强张轶谦骆祖莹更多>>
相关机构:清华大学更多>>
发文基金:国家自然科学基金国家高技术研究发展计划国家教育部博士点基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 13篇期刊文章
  • 2篇会议论文

领域

  • 11篇电子电信
  • 4篇自动化与计算...

主题

  • 4篇INTERC...
  • 3篇RLC
  • 3篇CROSST...
  • 2篇电路
  • 2篇网格
  • 2篇缓冲器
  • 2篇缓冲器插入
  • 2篇集成电路
  • 2篇OPTIMI...
  • 2篇TIMING
  • 2篇VLSI
  • 2篇ALGORI...
  • 2篇布图
  • 2篇布线
  • 1篇地线
  • 1篇电源
  • 1篇电源网络
  • 1篇压焊
  • 1篇引线
  • 1篇拥挤

机构

  • 14篇清华大学

作者

  • 14篇洪先龙
  • 12篇蔡懿慈
  • 6篇周强
  • 3篇张轶谦
  • 2篇骆祖莹
  • 1篇潘著
  • 1篇王一博
  • 1篇刘毅
  • 1篇王国璞
  • 1篇经彤
  • 1篇赵鑫
  • 1篇杨柳
  • 1篇周汉斌
  • 1篇张凌
  • 1篇许静宇
  • 1篇周毅
  • 1篇赵萌
  • 1篇姚海龙
  • 1篇罗丽娟
  • 1篇李巍

传媒

  • 8篇Journa...
  • 4篇计算机辅助设...
  • 1篇电子学报

年份

  • 1篇2006
  • 2篇2005
  • 8篇2004
  • 4篇2003
13 条 记 录,以下是 1-10
排序方式:
CEE-Gr:A Global Router with Performance Optimization Under Multi-Constraints
2004年
A global routing algorithm with performance optimization under multi constraints is proposed,which studies RLC coupling noise,timing performance,and routability simultaneously at global routing level.The algorithm is implemented and the global router is called CEE Gr.The CEE Gr is tested on MCNC benchmarks and the experimental results are promising.
张凌经彤洪先龙许静宇XiongJinjunHeLei
关键词:VLSI/ULSI
Path-Based Timing Optimization by Buffer Insertion with Accurate Delay Model
2004年
An algorithm of path based timing optimization by buffer insertion is presented.The algorithm adopts a high order model to estimate interconnect delay and a nonlinear delay model based on look up table for gate delay estimation.And heuristic method of buffer insertion is presented to reduce delay.The algorithm is tested by industral circuit case.Experimental results show that the algorithm can optimize the timing of circuit efficiently and the timing constraint is satisfied.
张轶谦周强洪先龙蔡懿慈
基于部分随机行走的电源线/地线(P/G)网络快速求解算法
随着工作频率的不断提高,集成电路信号分析逐渐趋向模拟信号的瞬态分析.RLC电路作为最常见的模拟电路模型,由于规模越来越大,现有的分析理论无法满足集成电路信号分析的需要。根据我们在电源线/地线(P/G)网络的研究成果,本文...
骆祖莹王国璞蔡懿慈洪先龙SheldonX.-D.Tan
文献传递
拥挤度驱动的总体布线层分配算法被引量:1
2004年
针对多层布线问题 ,提出以拥挤度为驱动目标 ,完成布线资源的合理分配 ,同时达到布线层资源占用少和通孔数少等优化目标的层分配算法 首先采用启发式方法获得初始分配方案 ,然后通过模拟退火技术优化分配结果 ,最后采用试探策略优化层资源占用 工业实验数据表明 ,该算法能够实现线网层合理分配 。
周强周毅蔡懿慈洪先龙
关键词:布线拥挤度模拟退火算法
基于几何多网格的RLC电源网络的瞬态模拟被引量:5
2005年
提出了一种高效的、针对VLSI中Mesh拓扑结构的RLC电源线地线网络的时域分析算法该算法首次利用一种基于启发式原则的电路模型的简化方法来缩小电路网络的规模,扩展了原有的几何多网格方法来模拟求解以RLC元件建模的电源线网络实验数据表明,对于一些规模较大的电路实例,在一个较小的误差损失下,该算法能大幅缩小电路的求解规模,求解速度比SPICE快两个数量级以上, 比原有的几何多网格方法也有大幅的提高如在Sun工作站上,当误差控制在1 5%时。
蔡懿慈潘著骆祖莹洪先龙SheldonX-D.Tan
关键词:RLC瞬态模拟
带有引线端预处理的区域布线算法被引量:2
2006年
提出一种带有引线端优化处理的多层区域布线算法,能处理端点障碍在区域内任意分布的大量布线问题.首先将多端线网划分为二端子线网,并在此基础上根据二端子线网之间的相对位置关系进行分类;然后对每个类型的二端子线网,采用双向迷宫和朝向目标的深度优先搜索策略依次布线;最后通过拆线-重布策略来解决布线冲突.在进行布线搜索之前,对引线端映射到网格点上这一过程引入了一种有效的优化预处理机制,采用二分图中多目标约束寻找最佳匹配的思想和策略来解决引线端优化映射问题.测试并比较了有/无这种优化处理的2种情况,实验结果表明,该算法有效地改善了网格映射的精度和准确性,可缩短线长和提高布通率.
杨柳洪先龙蔡懿慈周强
合理偏差驱动的时钟线网构造及优化被引量:2
2003年
提出了一种新的时钟布线算法 ,它综合了 top- down和 bottom- up两种时钟树拓扑产生方法 ,以最小时钟延时和总线长为目标 ,并把合理偏差应用到时钟树的构造中 .电路测试结果证明 ,与零偏差算法比较 ,该算法有效地减小了时钟树的总体线长 。
赵萌蔡懿慈洪先龙刘毅
关键词:时钟布线时钟树集成电路
Cross Point Assignment Algorithm with Crosstalk Constraint
2004年
An algorithm to resolve the coupling effect problem is proposed during the cross point assignment (CPA) stage.In the algorithm,the priority queue concept and the rip-up and reroute strategy are combined to control crosstalk noise caused by interconnect coupling capacitance.First,the nets are arranged into different priority queues according to their weighted sum of their length and criticality.Then,the CPA problem for one queue of nets is translated into a linear assignment problem.After the assignment of one queue of nets,a post-CPA checking routine is performed to check and rip up the net pairs which violate the crosstalk noise constraint and then push them into the next queue to be reassigned.The algorithm is tested by a set of bench mark examples,and the experimental results are promising...
姚海龙周强洪先龙蔡懿慈
关键词:CROSSTALKINTERCONNECT
SOC布图设计中的互连优化算法被引量:4
2003年
使用 Elmore时延模型 ,对二端连线的缓冲器插入方法进行了详细的讨论 .给出了最小时延下 ,缓冲器的最佳数量和位置 ;同时给出了在一定时延约束条件下的缓冲器的最小数量及位置 ;并在典型的 0 .18μm工艺参数条件下进行了测试 .测试结果显示 ,缓冲器插入方法可以显著地减小线上的时延 ,而且缓冲器的数目将随着时延约束的放宽而迅速下降 .当时延约束仅比最优时延多 5 %时 ,插入的缓冲器数目就降到了最佳缓冲器数的 70 %左右 ,这一结果对缓冲器插入算法具有普遍的指导意义 .
王一博蔡懿慈洪先龙
关键词:缓冲器插入SOC布图设计
SOC设计中的浮动压焊块电源/地线网络设计和优化被引量:2
2003年
随着VLSI工艺技术的发展和芯片规模的不断增加 ,尤其是在SOC设计中 ,原有的那种供电压焊块只能位于芯片边缘的确定位置的模式已经不能够满足整个电路性能的需要 在很多情况下 ,依靠在电源线的拓扑结构确定后的线宽优化 ,还是无法保证在有限的布线资源下为电路提供可靠的高性能的供电需求 ,由此 ,出现了在芯片边缘上浮动放置压焊块及在芯片的顶部放置供电压焊块阵列的方法 文中提出一种用于SOC设计中新的基于树型结构的浮动压焊块的电源 /地线网络优化算法 。
李巍蔡懿慈洪先龙
关键词:电源地线
共2页<12>
聚类工具0