国家自然科学基金(90407022)
- 作品数：17 被引量：40H指数：3
- 相关作者：戴葵王志英王蕾李勇龚锐更多>>
- 相关机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术理学电子电信更多>>
- FT51:一种容软错误高可靠微控制器被引量：19
- 2007年
- 文中给出一种容软错误高可靠微控制器FT51．首先它具有基于异步电路的时空三模冗余结构，采用此结构可以对时序逻辑单事件翻转（SEU）和组合逻辑单事件瞬态（SET）进行防护．所有的片内存储器采用Hamming编码进行防护．针对现有控制流检测的不足，该设计采用了软硬件结合的控制流检测与恢复机制．FT51在HJTC0．25μm工艺下进行了实现，与未经加固的版本相比，其额外的面积开销为80．6％，额外的性能开销为19％～133％．文中还提出了一种微处理器可靠性评估框架，在此框架下通过模拟和理论推导证明：典型情况下FT51的故障检出和屏蔽率为99．73％．
- 龚锐陈微刘芳戴葵王志英
- 关键词：微控制器软错误控制流检测
- 大规模Burst Mode异步控制电路分解与综合被引量：1
- 2009年
- 对于现有的Burst Mode异步控制电路综合方法而言,由于在状态归约与赋值阶段需要进行完备的状态空间搜索,面临状态空间爆炸问题,因此仅仅适用于中小规模控制电路。为了提高电路的综合规模,使得Burst Mode异步控制电路走向实用化,提出了一种新的大规模Burst Mode异步控制电路的综合方法:利用Burs tMode状态机所对应有向图的有向回路集合对状态机进行分解,得到相互独立的子状态机;对各子状态机进行调整,采用请求/应答信号实现相应子状态机之间的四段握手通信;设计接口状态机解决相应子状态机之间的仲裁问题。通过实例比较可知,该方法可以大幅度地提高综合规模,降低综合复杂度,减少综合时间。
- 阮坚王志英王蕾李勇
- 关键词：BURSTBURST逻辑综合
- 一种动态VLIW调度机制的研究和实现
- 2008年
- VLIW结构是开发ILP的一种重要手段,其优点是结构规整简单、硬件复杂度低。但是,完全依靠编译器进行指令调度的机制限制了VLIW结构性能的提高。本文提出了一种基于确定指令延迟的动态VLIW调度机制,该机制利用大部分指令执行时间确定的特点,根据运行时信息重新调度指令的执行顺序,以进一步开发ILP。在FPGA上的实验结果表明,该机制具有线性的硬件复杂度。
- 李云照王志英沈立
- 关键词：超长指令字动态调度
- TTA结构数字信号协处理器数据Cache的设计与实现
- 2006年
- 论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。
- 姜晶菲郭建军戴葵王志英
- 关键词：TTA数据CACHE
- 一种32位异步嵌入式微处理器原型
- 2008年
- 异步集成电路设计技术很好地解决了深亚微米工艺条件下同步集成电路设计技术面临的问题。文中在对一系列关键技术进行研究的基础上,设计并实现了一款32位异步嵌入式微处理器原型。在基于宏单元异步集成电路设计流程的基础上,结合解同步技术,提出了异步嵌入式微处理器原型的设计流程。研究了如何实现异步嵌入式微处理器的精确异常、相关检测、同步异步接口和本地握手电路等。最后给出了原型的实现和初步的性能评测结果。
- 王蕾邓宇王志英戴葵
- 关键词：嵌入式微处理器
- 异步子字并行乘累加单元的设计与实现
- 2009年
- 异步电路能很好地解决同步集成电路设计中出现的时钟扭曲和时钟功耗过大等问题。本文采用异步集成电路设计方法设计了一款32位异步子字并行乘累加单元,并在0.18μm工艺条件下实现了该单元。通过使用特殊的部分积译码电路,该乘累加单元能支持多种子字并行模式,适用于多媒体处理。评测结果表明,异步乘累加单元的性能和功耗指标均优于采用同样结构的同步乘累加单元。
- 王友瑞王蕾石伟戴葵王志英
- 关键词：异步子字并行
- 基于异步电路技术改进三模冗余结构被引量：1
- 2006年
- 在借鉴异步电路技术的基础上,对传统三模冗余(TMR)结构进行了改进,提出了基于异步C单元的双模冗余(DMR)结构和基于DCTREG的时空三模冗余(TSTMR-D)结构. DMR结构每位只需两个冗余单元,并采用异步C单元对冗余单元的输出进行同步. TSTMR-D结构采用解同步电路中显式分离主从锁存器的结构,可以广泛用于各种流水线.在SMIC 0.35μm工艺下分别以DMR,TMR和TSTMR-D结构实现了3个容错8051内核.错误注入实验结果表明,与TMR结构相比,DMR结构可以减小芯片面积,提高芯片性能,同时具有容时序逻辑SEU的特性. TSTMR-D结构在恰当的面积和延迟开销下,可以对各种类型的电路结构进行全面的SEU和SET防护.
- 龚锐陈微刘芳戴葵王志英
- 关键词：三模冗余异步电路双模冗余容错
- 异步控制电路设计方法被引量：1
- 2009年
- 以异步电路的基本类型为基础,依据异步控制电路的基本描述机制将已有的异步电路设计方法划分为基于CSP的设计方法、基于Petri网的设计方法以及基于有限状态机的设计方法3类,并对这3类设计方法的优缺点进行比较;针对已有的逻辑综合实现技术与直接映射实现技术的优势与不足,提出了异步控制电路设计方法的发展趋势。
- 阮坚王志英李勇
- 关键词：逻辑综合直接映射
- 32位异步加法单元的设计与实现
- 2008年
- 本文采用基于宏单元的异步集成电路设计流程,实现了可用于ASIP的4段流水32位异步加法单元,并实现了其同步版本作为对比。通过仿真分析,异步加法单元性能与同步加法单元相近,在功耗方面则具有相当大的优势。
- 李勇阮坚戴葵王志英
- 关键词：功耗
- 固定型故障完全可测异步控制电路设计被引量：1
- 2009年
- 本文基于直接映射技术和异步控制电路的故障自检测特性,提出了一种固定型故障完全可测的异步控制电路设计方法,并在此基础上对异步控制电路单固定型故障的测试策略进行了较为详细的阐述。结果表明本方法切实有效且额外的面积开销小。
- 阮坚戴葵王志英
- 关键词：直接映射
